|
本研究は、設計容易化、低電力消費、高処理能力を同時に達成できる可能性を持つセルフタイム回路を徹底的に活用して、柔軟で高機能な複合化集積ネットワーク・プロセッサを構成する方法の確立を目指している。本研究では、核となる機能モジュールのLSIチップ試作・評価を通して客観的な総合評価を行い、費用対性能の観点からその有効性を明らかにすることを目標としている。
今年度は、複合化集積ネットワーク・プロセッサの応用として、具体的に、Difffserv等のクラス別QoS制御を伴うIPv4ならびにIPv6パケット処理を取り上げ、以下の基礎的技術に関する見通しを得た。
1 セルフタイム型回路によるクラス別QoS制御用優先キューイング機構
2本のパイプライン間の相互作用によって、通信品質に応じたサービス(QoS)を提供可能な優先キューイング機構の回路設計を行い、そのテストチップを試作した。また、回路シミュレーション評価の結果、50Mパケット/秒から150Mパケット/秒で優先キューイングが可能なことが確認された。
2 データ駆動型高速IPパケット分類方式
データ駆動型プロセッサの特徴であるパイプライン並列処理の徹底的な活用によって、少ない記憶量で高速にパケット分類処理を実現する手法について検討を加えた。この手法では、フィルタセットをヒューリスティックに分割し、1検索木あたりのデータ量を極小化すると同時に、レベル圧縮木のパイプライン並列探索を導入して高速化を図った。
FPGAによる回路実装を実施し、一次評価した結果、24Gbps程度のIPパケットストリームを処理できることを確認した。
3 セルフタイム型回路によるシステムの性能見積もりモデル
セルフタイム型パイプラインの挙動を巨視的に観測可能とするシミュレーショシ・モデルを定式化した。忠実なモデルに対して約1/2の計算量削減が可能なことを確認し、十分な精度も有することを確認した。
|
