研究課題
基盤研究(C)
本研究は、設計容易化、低電力消費、高処理能力を同時に達成できる可能性を持つセルフタイム回路を徹底的に活用して、柔軟で高機能な複合化集積ネットワーク・プロセッサを構成する方法の確立を目指している。本研究では、核となる機能モジュールのLSIチップ設計・評価を通して客観的な評価を行いその有効性を示した。本研究では、複合化集積ネットワーク・プロセッサの応用として、Diffserv等のクラス別QoS制御、ならびに、FirewallやIDSに必要となる高度なパケットフィルタリング機能を取り上げ、以下の基礎的技術に関する成果を得た。1 セルフタイム回路によるクラス別QoS制御用優先キューイング機構2本の対向するパイプライン段間にバイパス経路を設けたセルフタイム型優先キューイング機構を提案し、回路シミュレーション評価と0.18umCMOSチップの試作を通して、100M IPパケット/秒のトラヒックを制御可能なことを確認した。2 データ駆動型高速パケットフィルタリング方式レベル圧縮トライ構造ならびに拡張ACアルゴリズムを用いたパイプライン型フィルタリング方式によって、単一プロセッサ上で、レイヤ4パケットの静的フィルタリングを平均4Mパケット/秒、ペイロードのシグナチャ検索を平均0.1Mパケット/秒で実現可能な見通しを得た。また、前者については、FPGAを用いてセルフタイム回路を実装し、5%程度の回路コスト増で実装可能な見通しを得た。3 セルフタイム型回路によるシステムの性能見積もりモデルセルフタイム型パイプラインの挙動を巨視的に模擬可能なシミュレーション・モデル(マクロフローモデル)を定式化し、忠実なモデルに対して約1/2の計算量削減が可能なことを確認し、十分な精度を有することも確認した。
すべて 2004 2003 その他
すべて 雑誌論文 (11件)
Proc.of International Solid-State Circuits Conference 8.1
電子情報通信学会論文誌B J87-B・6
ページ: 1063-1075
情報処理学会論文誌 45・2
ページ: 426-437
Journal of Intelligent Automation and Soft Computing 10・2
ページ: 175-184
Proc.of International Conference on next Era Information Networking
ページ: 80-87
Transaction on Communication, IEICE vol.J87-B, no.6
Transaction on Information Processing Society vol.45, no.2
Journal of Intelligent Automation and Soft Computing vol.10, no.2
Proc.of International Conference on Next Era Information Networking
Proc.of the Seventeenth Workshop on Parallel and Distributed Simulation
Proc.of International Solid-State Circuits Conference, 8.1, 2004
