LSI銅配線層の低比抵抗化に関する研究

2003 年度 実績報告書

• 研究課題/領域番号: 15560281
• 研究機関: 法政大学
• 研究代表者: 原 徹 法政大学, 工学部, 教授 (00147886)
• 研究分担者: 山本 康博 法政大学, 工学部, 教授 (50139383)
• キーワード: 超LSI / 高速化 / 配線層 / 銅配線 / 銅メッキ / 比抵抗

研究概要

超LSIの高速化は銅メッキ配線層の低比抵抗化により実現できる。しかしこの膜の低減を実際試みた研究は国内外で例がなかった。銅膜の比抵抗は1.6マイクロオームと考えられているが、微細配線層の比抵抗は4.0マイクロオームにもなる。この高抵抗配線層を用いる限り、高速LSIは実現できない。この問題解決にはこの比抵抗の急増の原因を明らかにする必要であるが、この原因を明らかにした例は国内外を通じてなかった。
研究では初年度に下記の点を明らかにした。
1)従来メッキ膜の比抵抗はメッキ液の純度向上により低減できると具体的な根拠無しに信じられてきた。本研究ではまずこの考えが基本的に間違っていることを明らかにした。銅メッキ液の純度を向上しても膜の比抵抗は低減できなかった。一方メッキ液の汚染を有機物で大量に行うことにより、堆積されたメッキ膜の比抵抗を大幅に改善できることが明らかになった。特に複数の有機物による大量汚染により、メッキ時の銅配線層の比抵抗は3.2から2.2マイクロオームと大幅に低減できることを明らかにした。この結果はメッキ膜の比抵抗低減は有機物の汚染による核生成の改善により実現できることを明らかにした。
2)また高比抵抗メッキ銅膜が堆積される原因として、初期のメッキ核生成が均一に行われないためであることも明らかにした。この初期核生成が均一に行われないと、堆積されたメッキ膜は粒径が小さく、十分配向していない膜であることを初めて明らかにした。
次年度(2004年)には下記の研究を行う計画である。
初年度に得られた成果をもとに、薄膜銅メッキ配線層の粒径増大、ストレス低減をはかり、膜の比抵抗低減をはかる。

研究成果

• [文献書誌] T.Hara, K.Namiki: "Effect of TaSiN Barrier Layer Composition on Resistivity of Electro plated Copper Interconnection Layers"Electrochem.Solid-State Lett.. 7,02. C57-C59 (2004)
• [文献書誌] S.Balakumar, T.Hara: "Measurement of Adhesion Strength in Copper Interconnection Layer"Electrochem.Solid-State Lett.. 7,05. G68-G71 (2004)
• [文献書誌] T.Hara, M.Uchida, M.Fujimoto, T.K.Doy: "CMP for Low Dielectric Constant"Electrochem.Solid-State Lett.. 7,05. G28-G31 (2004)
• [文献書誌] T.Hara, H.Toida, Y.Shimura: "The Self-Annealing Phenomenon in Copper Interconnection"Electrochem.Solid-State Lett.. 6,09. G98-G101 (2003)
• [文献書誌] T.Hara, Y.Shimura, H.Toida: "Deposition of Low Resistivity Copier Conductive Layers by Electro plating from a Copper Hexafluorosilicate Solution"Electrochem.Solid-State Lett.. 6,5. C97-C99 (2003)
• [文献書誌] T.Hara, Y.Shimura: "Electroplating of Copper Conductive Layer on the Electroless-Plating Copper Seed Layer"Electrochem.Solid-State Lett.. 6,1. C8-C10 (2003)