研究課題
超LSIの高速化は現在最も重要な技術課題である。特に配線層の線幅が100nm以下となる時期世代のLSIではこの抵抗の低減が必要であるが、この低減を実現した例は無かった。本研究ではまず1)銅メッキ配線層の比抵抗の測定技術を初めて確立した。従来の測定ではこの配線に用いられているバリア膜とシード層の抵抗を分離できなかった。このため微細配線銅層の比抵抗を定量的に測定した例はなかった。本研究では銅メッキ配線層のみの比抵抗を測定できた。2)この測定結果からこの銅配線層の比抵抗は膜厚を100nm以下に減少すると、従来予想されていた値に比べ遙かに高い比抵抗8.7μΩ-cmとなった。この異常な高抵抗の原因を明らかにした。この原因は薄膜化につれ、銅膜のストレスが増加、粒径が著しく減少するためである。更にこの減少は従来のメッキで生じていた、メッキ初期の核生成が均一に生じないのが原因であることも明らかにした。3)次世代のLSIで用いられる幅60nmの銅ダマシン配線層の実際の線幅は30nmにすぎないことを測定結果から明らかにした。この30nmの幅の銅メッキ配線層の比抵抗は側壁の両側から成長した厚さ15nmの膜の比抵抗により決まることがわかった。従来の配線層の比抵抗についてこのような考えはなかった。4)この極薄膜の比抵抗はこの厚さ15nmの膜の核生成により決定されることを原子力間顕微鏡による測定結果から明らかにした。従来のメッキではこの核生成が均一に生じないことが知られていた。5)本研究ではこれらの新しい概念による比抵抗の低減を試みた。核生成の均一化はバリア膜、銅シードの凝集による低ストレス化により実現できると考えてきた。本研究ではこの均一化を新たに、新たなメッキ液の開発、メッキ前の表面洗浄、添加剤の制御により実現できた。6)この結果、従来薄膜で見られた(200)配向強度の激減を十分抑制できるようになった。7)この結果、厚さ60nmの銅メッキ膜の比抵抗を従来の8.7μΩ-cmから2.2μΩ-cmまで低減できることを実験的に示した。これらの研究成果は本研究テーマを立案した時点と異なり、飛躍的な研究成果となり、学術的に、産業的に大きく貢献するものと信じている。
すべて 2005 2004
すべて 雑誌論文 (10件)
Japan J Appl.Phys. 44,13(未定)
J.Vac.Sci.Technol. B22
ページ: 2384-2389
Thin Solid Films 462-463
ページ: 186-191
Microelectronic.Eng. 75
ページ: 183-193
ページ: 231-234
ページ: 192-198
Electrochem.Solid-State Lett 7
ページ: G175-G178
ページ: C57-C60
ページ: G68-G71
Electrochem.Solid-State Lett.
ページ: G28-G31
