研究課題
基盤研究(C)
本研究は、ナノスケールMOS素子について、量子力学的な枠組みの中で電流雑音の評価を行い、雑音を通じて、MOS素子の本質的な性能を予測し、MOS素子の微細化の限界を探求することを目的とした課題である。1.量子補正を取り入れたモンテカルロ法(MC法)による電流雑音解析ナノスケールMOSデバイスのドレイン電流揺らぎの時間変化、自己相関、雑音スペクトルについて、それらのゲート長依存性、デバイス幅依存性、温度依存性を解析し、ナノスケールにおける電流揺らぎの本質的な要因を明らかにする研究を行った。MOSFETのチャネル長がナノスケールにまで微細化されると、平均電流の大きさに比べて電流揺らぎが相対的に大きくなることがシミュレーションの結果明らかになった。電流揺らぎの自己相関を決めているのは、主に電子の走行時間と散乱時間(散乱確率の逆数)の2つである。ゲート長が短くなると、チャネル内の電子走行時間が短くなるだけでなく、チャネル内電子の高エネルギー化に伴い単位時間当たりの散乱確率が上昇するため散乱時間も短くなり、電流揺らぎの自己相関時間が短くなる。この結果、雑音電力スペクトルが高周波数側に広がり、電流揺らぎが平均電流に比べて相対的に大きくなる結果が得られた。2.非平衡グリーン関数法(NEG法)による電流雑音解析本研究では、強束縛近似モデルと非平衡グリーン関数法を組み合わせて、ナノスケールMOS素の2次元輸送特性および電流雑音解析に適用した。デカナノスケールMOSFETのサイズは、量子効果デバイスのサイズに近付いており、さらに電極の3次元電子は、チャネルの反転層に注入されて2次元電子としてチャネル内を伝わるから、MOSFETの電子輸送は全くランダムに行われるのではなく、電子間に強く相関が働くと考えられる。この予想のもとに、バリスティック輸送におけるドレイン電流雑音のシミュレーションを行ったが、現在のところ、Fanoファクター(雑音スペクトル密度とフルショット雑音の比)が1以下になるショット雑音の低減効果は観測されていない。
すべて 2004 2003
すべて 雑誌論文 (19件)
Proceedings of SPIE, Noise in Devices and Circuits II 5470-03
ページ: 28-36
J.Appl.Phys. 96
ページ: 6669-6678
Int.Workshop on Computational Electronics (IWCE-10)
ページ: 93-94
Proceedings of SPIE, Noise in Devices and Circuits II Vol.5470-03
Carbon2004 No.280
Int.Conf.on the Science and Application of Nanotubes (NT04) No.P13
2004 Int.Conf.on Simulation of Semicond. Processes and Devices (SISPAD2004)
Mem.Grad.School Sci.&Technol.(Kobe Univ.) No.22-A
ページ: 103-114
IEICE Trans.Electron. Vol.E86-C
ページ: 363-371
Jpn.J.Appl.Phys. Vol.42
ページ: 7238-7243
J.of Computational Electronics 2
ページ: 91-95
IEICE Trans.Electron. Vol. E86-C, No. 3
Jpn.J.Appl.Phys. Vol.42, Part 1, No.12
Int.Workshop on Computational Electronics (IWCE-9)
2003 Int.Meeting for Future of Electron Devices, Kansai (2003IMFEDK)
