| 研究概要 |
本研究では,非同期パルス形カオスニューラルネットワークをVDECを通して構築し,脳の神経回路網の情報処理原理,すなわち記憶・学習などについての解明を目的とするとともに,その原理を応用し,工学的応用を目指して,電子回路によって連想記憶回路を構成し,図形認識を行うシステムを構築する。特に,人間の脳のような柔軟な発想をもった神経回路網モデルの構築に向けアプローチする。
本年度は,以下のテーマについて検討を行った。(1)入力部,(2)ニューラルネットワーク部,(3)メモリ部。
その結果,(1)DSPを用いたシナプス部を提案する一方,アナログ回路で構成したシナプス部を,VDECを通してチップの試作を行った。
(2)ニューラルネットワークを構成する要素として,能動的樹状突起ハードウェアモデルの非線形特性を明らかにした(雑誌論文2番目)。また,パルス形カオスニューロンモデルを用いて環状ニューラルネットワークを構成し,国際会議で発表した。現在,論文投稿準備中である。
(3)メモリ部として,IC化可能な負性抵抗素子を用い,多値メモリを提案した。また,このメモリが可塑シナプスのモデルとして使用可能であることを示唆した(雑誌論文1番目)。
|
