| 研究概要 |
計算機技術の発展に伴い,様々な応用分野,様々な計算機構成における並列処理が要求されている状況に対し,本研究では様々な環境に適用可能な環境適用型並列化コンパイラを開発することを目的としている.今年度は以下の成果を得た.
1.環境適用型並列化コンパイラでは,プログラム並列化処理を,並列化ポリシと呼ばれるプログラム変形ルールの集合で記述する.そして,そのルール集合を対象プログラムや対象計算機環境に応じて変化させることで,様々な対象に柔軟に対応可能な枠組みとなっている.今年度はそのプログラム変形ルールのXML記述方法を開発した.プログラム並列化処理をXMLデータとして外在化させることで,XMLデータの交換・追加により様々な並列化アルゴリズムを駆動させることが可能となった.FORループ・ブロックに対する様々な並列化アルゴリズムをXMLとして記述することができることも確認した.
2.プログラム変形ルールを記述するための,GUIインタフェースを開発した.開発したインタフェースにより,視覚的な操作でプログラム変形ルールのXMLデータを開発することができる.また,すでに開発されているプログラム変形ルール内のパラメータなども容易に変更可能となり,並列化ポリシの開発環境を整備することができた.
3.記述された並列化ポリシの正当性を検査する枠組みを開発した.実用的な並列化コンパイラを実現するためには,多数のプログラム変形ルールを組み合わせて使用する必要がある.しかし,プログラム変形ルールの中には組合せにより矛盾や冗長性を生じるものが存在する.これを解決するために,グラフ書換え系の停止性解析に基づいた,並列化ポリシの正当性検証機構を開発した.プログラム変形ルールを,グラフ書換え系の一つであるDouble Push-outルールに変換することで,グラフ書換え系における数学的な検証手法を適用し,並列化ポリシの正当性を検証した.
|
