|
本研究は、CMOSプロセス上で、アナログ増幅器とアンテナをフィルタ機能を持った整合回路により一体化し、アンテナ・フィルタ一体型RF-CMOS低雑音増幅器を開発することを目的とする。
今年度の研究実績を以下に示す。
1)アンテナ・フイルタ一体型広帯域整合回路の設計
電磁界・回路シミュレータ(アジレントテクノロジ;ADS2002)により、アンテナ・フィルタ一体型広帯域インピーダンス整合回路を設計した。これにより整合条件が明らかとなった。また、得られたレイアウト結果から、従来型の整合回路に比べ小型化が可能となった。
2)CMOS低雑音増幅器の設計
東京大学VDECよりライセンス提供されたCAD Tool(Cadence ; icfb)及びHspiceにより、CMOS増幅器を設計した。また、現在テスト用チップを試作中であり、試作完成後マイクロ波領域での特性を評価する。
|
