| 研究概要 |
本研究では,我々が提案しているデジタル制御を前提とした制振軌道であるD-SMART軌道をハードディスクのショートシーク系に適用し,シーク時間の短縮化を目的としている。D-SMART軌道では,零次ホールドを通して生成される実際の制御入力の周波数成分が直接整形できるため,機械共振が存在する周波数帯域で制御入力の周波数成分を抑えることで,シーク終了直後の残留振動を低減することが可能となる。本年度は,主に以下の事項について研究を行った。
(1)モデルの作成
普及型の中でもサンプル周期が特に長く,シーク時間の高速化が難しい2.5inch型ハードディスクドライブを制御対象に選び,周波数応答関数を実測し,周波数フィッティング手法を用いることで12次の高次シミュレーションモデルを導出した。また,制御系設計用に剛体モードのみから成るモデルを作成した。そして,制御系設計支援ツールであるMATLAB上にシミュレーションモデルを構築した。
(2)D-SMART軌道を求めるための設計プログラムの作成とシミュレーション及び評価
D-SMART軌道設計のための設計支援ツールをMATLAB上に構築し,100トラック以下のシーク軌道を求めた。そして,得られた制御入力のパワースペクトルを従来法と比較したところ,機械共振が存在する3.5kHz〜7.5kHzの帯域で,10dB以上低減できることが明らかとなった。特に,本手法では,従来難しいとされているナイキスト周波数周辺の周波数整形が可能な点が特徴として上げられる。そして,得られたシーク軌道をシミュレーションのための詳細モデルに加えて得られる性能を評価したところ,従来法に比べ残留振動の低減効果が50%以上あることが確認できた。
今後は,実験によりその有効性を検証する予定である。
|
