| 研究課題/領域番号 |
15H01706
|
|---|
| 研究機関 | 九州工業大学 |
|---|
研究代表者 |
森江 隆 九州工業大学, 生命体工学研究科(研究院), 教授 (20294530)
|
|---|
| 研究分担者 |
高橋 庸夫 北海道大学, 情報科学研究科, 教授 (90374610)
寒川 誠二 東北大学, 流体科学研究所, 教授 (30323108)
遠藤 和彦 国立研究開発法人産業技術総合研究所, ナノエレクトロニクス研究部門, 研究グループ長 (60392594)
|
|---|
| 研究期間 (年度) |
2015-04-01 – 2019-03-31
|
| キーワード | ソフトコンピューティング / ニューラルネットワーク / 抵抗変化型メモリ素子 / ナノ構造 / 集積回路 |
|---|
| 研究実績の概要 |
１．ナノ構造ReRAM 素子の構造・製造法の研究 今年度は通常構造のReRAM 素子について，そのアナログ値書込み特性を詳細に評価し，材料についてはWOx系よりもMoOx系の方がアナログ値制御に適していること，他に，TaOx系も有望であることがわかった．CMOSプロセスとの整合性を考慮して，Al配線上にReRAM素子を形成する製造法を考案し，nMOSFETと結合したPt/Cu/MoOx/Al2O3/Al構造のReRAM素子を作製してアナログ抵抗値制御特性を確認した．
２．アナログReRAM のための脳型学習制御回路の研究 前項のReRAM素子では，MOSFETのゲート電圧を制御することでアナログ的な低抵抗化（SET動作）を実現でき，一方で，ReRAMに印加する電圧の印加時間（パルス幅またはパルス数）で高抵抗化（RESET動作）でのアナログ値制御が可能なことを明らかにした．その制御回路を考案・設計し，スパイクタイミング依存シナプス可塑性（STDP）特性を実デバイスにより実現した．また，TSMC0.25um技術により制御回路の集積回路設計を行った．
３．ナノ構造ゆらぎ演算素子の構造・製造法の研究 FinFET上に自己組織化プロセスで作製したナノディスクアレイ（NDA）による3入力NDA-FinFET素子において，時間軸積和演算の精度を評価した．RC回路の指数関数的非線形性が顕著に現れない状況では，概ね97％以上の精度が得られた．さらに，チップ内にFinFETを並列化配置して増幅機能を向上させる回路を設計した．
４．新素子を組み込む集積システムに適用する脳型処理モデルとエミュレーションの研究 脳型処理モデルとして，Deep Convolutional Networksやボルツマンマシンを取り上げ，集積回路化に関する素子ばらつきやノイズなどの影響を調べた．また，FPGAへの実装を進めた．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
抵抗変化型メモリ素子を用いて，STDP学習則を実現する回路を設計し，基本的動作を確認できたため．
|
| 今後の研究の推進方策 |
抵抗変化型メモリ素子のアナログ抵抗値制御は確認できたが，低抵抗化（SET）側と高抵抗化（RESET）側で制御方法が異なることは，制御回路が複雑化して好ましくない．また，抵抗値制御の安定性が不足しているため，今後，本研究の核心であるナノ構造化について研究を進める．
|
