| 研究実績の概要 |
今年度では剰余数系(Residue Number System: RNS)の改良であるNested RNS (NRNS) を用いたFFT 回路のLUT 数を削減する手法について研究した. 一般的にはNRNS は入力数n を分割できるため演算用のLUT 数を削減できるが, ダイナミックレンジの制約のためn が小さい場合, 分割してもLUT 数を削減できない. 本研究ではRNS とNRNS の解析を行い, n = 15 という特異点を除けばn=8 においてNRNS を適用するとLUT 数が削減できることを明らかにした. NRNS FFT をXilinx 社Virtex7 FPGA 上に実装した. NRNS FFT を用いる事でFFT を分解できるためXilinx 社が提供するBinaryFFT と比較してLUT 数を42.4%～47.8%削減できた. また, 従来のRNS FFT と比較してLUT 数を9.4%～20.5%削減できた. NRNS FFT はビット精度よりも大きいダイナミックレンジを設定しないといけないため, 転置メモリのビット幅が増加する. その結果, Xilinx 社が提供するBinary FFT と比較してBRAM 数が20.0%～156.5%増加した. 一方, 従来のRNS FFT と比較すると
同等～34.1%増加した. NRNS FFT はLUT 数を大幅に削減でき配置配線の面積に余裕ができるため, クリティカルパスも短くなる. 従って, 提案手法は動作周波数を9.3%～41.7%改善できた.
|
| 今後の研究の推進方策 |
FFT は複素信号に対する積和演算を行っている. n ビットの乗算はO(n^2n) の面積を必要
とするため, 入力数n を分解すれば面積を削減できる. 剰余数系(RNS: Residue Number System) を改良したNestedRNS (NRNS) を適用することで入力数n が分割されるため, コンパクトな回路で並列処理でき, かつ動作周波数が上がる見通しがある. ただし, NRNS はダイナミックレンジが増加すると表現できないため, 除算が必要であるが, 従来の基数変換法に基づく除算は整数に戻す必要があるため, 余分な面積が必要であった. 今後の研究では, NRNS の法の部分集合のダイナミックレンジによる定数除算を行う手法を開発する. 定数除算の性質を利用して, 定数除算をNRNS 上でコンパクトに実現する方法を開発する. 提案手法をROACH2 ボード(Xilinx 社Virtex6 FPGA を搭載) 上に実現し, Xilinx 社FFT ライブラリと比較を行い、提案手法の有効性を明らかにする。
|
