| 研究課題/領域番号 |
15H05763
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
荒井 滋久 東京工業大学, 科学技術創成研究院, 教授 (30151137)
|
|---|
| 研究分担者 |
松尾 慎治 日本電信電話株式会社NTT物性科学基礎研究所, ナノフォトニクスセンタ, 上席特別研究員 (00590473)
硴塚 孝明 日本電信電話株式会社NTT物性科学基礎研究所, ナノフォトニクスセンタ, 主任研究員 (20522345)
西山 伸彦 東京工業大学, 工学院, 准教授 (80447531)
雨宮 智宏 東京工業大学, 科学技術創成研究院, 助教 (80551275)
|
|---|
| 研究期間 (年度) |
2015-05-29 – 2019-03-31
|
| キーワード | 光デバイス / 光回路 / 半導体薄膜光デバイス / 低消費電力光デバイス / 光配線 |
|---|
| 研究実績の概要 |
本研究は、将来的なCMOS基板上高速光通信の実現に向けて、研究代表者が提案してきた極低消費電力動作可能な薄膜半導体レーザを中心とする薄膜光回路の構築を目的としている。
平成29年度は、薄膜レーザの低電流・高効率動作を目的として、分布反射型（DR）レーザ構造の導入を行うと共に、その低電流・高効率動作ならびに高速変調動作化に注力した。p-InP層の不純物濃度の低減により、しきい値電流0.21 mA、前方光出力に対する外部微分量子効率32%、電力変換効率12%という低しきい値電流動作かつ高効率動作を両立することに成功した。また、受動光導波路領域をメサ形状にエッチング、前方光出力に対する外部微分量子効率36%、電力変換効率14.5%を達成した。
さらに、半導体薄膜DFBレーザおよび上述の半導体薄膜DRレーザの高速直接変調特性を評価した結果、どちらも動作電流1 mAで10 GHzを越える変調帯域を有しており、注入電流の平方根に対する緩和振動周波数の変化係数である変調電流効率は12 GHz/mA1/2と通常の光ファイバ通信用レーザの2-3倍と高く、1 mAの動作電流で20 Gbit/sの信号変調を達成することに成功した。信号速度と変調に用いた入力電力の比であるエネルギーコストは93 fJ/sとなり、半導体薄膜レーザとして100 fJ/s以下の低エネルギーコストの動作を達成した。
薄膜受光器に関しては、光吸収領域長30 μmの素子作製を行い、ビット誤り率（BER）の入力信号強度依存性を測定した結果、BERが10-9となる信号強度は、10 Gbit/sおよび20 Gbit/sの光信号に対して、それぞれ-13 dBmおよび-10 dBmであり、入力光パワーに対するエネルギーコストは5 fJ/bitと従来の光ファイバ通信に用いられている光検出器とほぼ同等であることを明らかにした。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
オンチップ光配線用光源には、低消費電力動作が要求され、許容されるエネルギーとして100 fJ/bit以下という試算がなされている。これは、「10 Gbps動作時において消費電力は1 mW以下」という要求に相当する。さらに、GaInAs PINフォトダイオードの10 Gbps信号に対するビット誤り率10のマイナス9乗以下となる最小平均受信感度を-13 dBm（0.05 mW）、素子間のリンクロスを5 dBと仮定すると、光源の光出力は0.16 mW以上が要求される。
本研究では、その要求を満たす光源として、従来の薄膜DFBレーザの後方に分布ブラッグ反射鏡（DBR）を集積した薄膜分布反射型（DR）レーザを提案し、室温連続動作を実現した。DFB領域長32 μm、DBR領域長50 μmの素子において、しきい値電流210 μA、前端面側光出力に対する外部微分量子効率32%、それに対する最大電力変換効率12%という従来にない低しきい値電流動作かつ高効率動作を実現した。バイアス電流1 mA時に20 Gbit/sの高速変調の実現、および,変調時のエネルギーコスト93 fJ/bitを得ており、当初目標を凌駕する高速動作を実現した。緩和振動周波数に対するレーザの変調効率は12 GHz/mA1/2であり、これまで報告された薄膜レーザの中で最大の値が得られている。
また、薄膜受光器の設計を試作し、吸収長30 μmの素子において1550 nm帯の光に対して20 Gbit/sの高速信号応答を確認すると共に、そのエネルギーコストは5 fJ/bitと従来の光ファイバ通信に用いられている光検出器とほぼ同等の値であることを明らかにした。
|
| 今後の研究の推進方策 |
10-100 fJ/bitという要求電力に応えるためには、光配線において必要とされる各種素子の性能向上が必須となる。例えば、「光源」においては消費電力の低減が、「光伝送路」については低損失化が、「受光器」については受光感度の向上が必要不可欠となる。
光源に対してはエネルギーコスト100 fJ/bitで20 Gbit/sの高速動作の実現に成功している。さらに活性領域の短縮化および低電圧動作化を推進して、低エネルギーコスト動作化を推進する。
光検出器の低エネルギーコスト化に向けて、高い出力電圧と高速応答特性を両立できる素子の設計・試作を行う。
平成30年度は最終年度となるため、CMOS回路基板上の光回路形成を目指して、Ⅲ－Ⅴ族メンブレン光素子とSOI基板を貫通孔で接続するための研究を行う。
|
