|
現在、様々な分野でコンピュータのマルチコア化が進んでいる。しかしながら、最適なコアの構成は実行するプログラムの特徴により異なるため、単一構成のシステムでは高性能と低消費電力を両立することが困難である。そこで、本研究課題ではプロセッサコアの自動生成を行うツールの一つでありノースカロライナ州立大学と共同で開発しているFabScalarを利用して、高性能低消費電力ヘテロジニアスマルチコアシステムの自動設計環境FabHeteroの実現を目指した。
具体的には、FabHeteroの実用化に向けて以下の2手法を提案した。一つ目として、ヘテロジニアスマルチコア向け低消費電力キャッシュの実現方法、及び効率的なキャッシュの自動設計手法を提案した。一般にマルチコアの共有キャッシュでは、複数のコアやプロセス、スレッドでキャッシュメモリを共有するため、資源競合が発生し、性能が低下する危険性がある。従来研究の多くは、メモリを共有しないマルチプロセスの同時実行や、メモリを共有するマルチスレッドプログラムの単一実行を想定しているが、現実的な環境ではそれらが混在するケースも多い。そこで、本研究課題では、研究代表者らが提案しているセルアロケーションキャッシュをベースに、各コアからのメモリアクセス要求を分析し、アクセス頻度やヒット率だけでなく、コア間のデータ共有率も考慮してキャッシュメモリを管理する手法を提案し、その有効性を示した。
また、本研究課題ではFabHeteroの一部として、キャッシュシステムを自動設計するFabCacheを提案している。二つ目の提案として、本年度はFabCacheがもつ冗長な設計を再設計することで統合し，設計労力と保守性の改善を行った。また、生成されるキャッシュシステムのインタフェースを統一し内部構造を隠蔽することで、更なる設計労力を削減する手法を提案した。
|
