|
本研究は，大規模化・複雑化するLSIの設計変更要求（ECO: Engineering Change Orders）に対応するべく，BDDによる論理関数表現と，SATソルバによる充足可能性判定を組み合わせ，ブール式が充足不能となる要因を示すUNSATコアを活用することで，多くの論理設計誤りを含む大規模回路に対して，短時間で効率よく修正解を求める高性能論理診断手法を提案するとともに，予め回路中に埋め込んだ再構成可能（RECON）セルを活用して配線層の変更のみで修正を実現することで，大規模回路に対応した柔軟性の高い論理診断・再合成システムを構築し，ECOコストの大幅な削減を実現することを目的とする。
本年度は論理診断処理に関して，UNSATコアを用いた組合せ箇所抽出とEPIによる組合せ箇所の絞り込みを併用することで，従来法では複雑な回路構造をもつために対応困難であった16ビット乗算回路についても組合せ箇所抽出が可能となる手法を考案・実現した。その結果，従来のEPIのみを用いた手法では，修正箇所数を表す多重度3の乗算回路では20例中11例，多重度4では20例すべてについて対応不可能であったが，新たな手法によってすべて対応可能となった。さらに，大きなEPI値が残存する回路例に対する処理時間を短縮するため，それまで活性化されていない回路部分を活性化する誤り追跡入力を追加生成して得られるEPIグループを加えて平均化を行うことで，最大で約70%処理時間を短縮する手法を考案・実現した。
さらに論理再合成手法に関して，従来はRECONスペアセルをチップ上に均等配置していたが，配線混雑度と事前の論理再合成試行実験の結果をもとに，論理再合成後の遅延時間増加抑制に有効なRECONスペアセルの配置決定手法を考案・実現し，30%～75%の回路例について最大遅延時間短縮効果が確認された。
|
