• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2015 年度 実施状況報告書

3次元積層チップ間接続の異常遅延検出のための検査容易化回路設計手法の開発

研究課題

研究課題/領域番号 15K00079
研究機関徳島大学

研究代表者

四柳 浩之  徳島大学, ソシオテクノサイエンス研究部, 准教授 (90304550)

研究期間 (年度) 2015-04-01 – 2018-03-31
キーワードVLSIの検査技術 / 検査容易化設計 / 遅延故障 / 3次元積層チップ / VLSI / ディペンダブル・コンピューティング / LSIテスト
研究実績の概要

本研究では,3次元実装LSIにおける積層チップでのチップ間接続で発生する異常遅延の検査を行うための検査容易化回路の設計手法を開発している。平成27年度は,検査容易化回路内の遅延付加部に関して次の5項目についての研究を行った。1.遅延検出回路を含む複数チップを想定し,チップ間接続で発生する遅延を模擬するゲートを挿入したIC試作を行った。また,その試作ICのシミュレーションおよび実測により遅延故障検出能力評価を行った。さらに,提案回路により検査対象TSVに信号遅延を印加し,遅延観測を行う際の経路間やチップ間のばらつきの影響を低減する補正手法について検討した。補正により遅延付加用ゲート1段または2段の変化を異常と判定可能であり,高精度な検査が可能である。2.遅延観測回路部の故障TSVの遅延観測を想定した遅延付加用ゲートの選択と必要ゲート段数についての調査を行った。0.18um CMOSプロセスでの試作ICにおいて観測に必要なゲート段数が最大18%程度ばらつきが存在し,それを元に60段程度の付加ゲート段数で検査が可能であることを求めた。3.遅延付加用XORゲートの設計改良により,測定分解能が15%程度向上し,面積削減も行うことができた。4.検査時間の短縮のため,複数のTSVの同時検査対象経路の選択条件について,シミュレーションおよび試作ICでの実測結果により考察した。信号遷移が測定回路内で重畳する場合でも各信号遅延が観測可能な条件を求めた。5.遅延付加部制御回路の設計改良を行い,制御信号の一部を積層される各チップ内部で生成させることに成功した。これらの研究により,チップ間接続を経由する信号遷移に付加遅延を与えることで異常遅延の検査を行う検査容易化手法の有用性が確認された。

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

研究の目的として挙げた次の3項目について,いずれもおおむね順調に進展していると考えている。「1.積層チップ間接続の遅延故障検査対象となる異常遅延量の推定」に関しては,検出可能な遅延量について,シミュレーションと試作ICの実測の双方から検討を行うことができた。特に,試作ICにおける遅延付加ゲート自体の遅延量のばらつきの影響を抑える補正が測定実験の解析により可能となった。「2.積層チップ間接続の遅延故障検査容易化設計の開発および模擬IC試作による故障検出能力評価」に関しては,遅延付加に用いるゲートの改良を行い,遅延測定分解能を向上させることができた。模擬IC試作については,正常配線を想定した試作を行ったが,今後異常遅延を想定した試作を行う予定である。「3.積層チップの接続配線に依存しない検査容易化設計の開発」に関しては,検査容易化設計の改良として,外部から与える検査に必要な制御信号を減らすために,各積層チップ内部で制御信号を生成する制御回路を設計した。これにより積層チップ間の制御信号用配線を削減することができる。チップの入出力配置の影響については今後検討をすすめる予定である。

今後の研究の推進方策

今後の研究の推進方策として,「1.積層チップ間接続の遅延故障検査対象となる異常遅延量の推定」に関して,現在はチップ間接続のTSV部のみ想定したシミュレーションを行っているが,周辺のマイクロバンプやドライバ回路を含めたチップ間接続全体での異常遅延量の評価を行う予定である。「2.積層チップ間接続の遅延故障検査容易化設計の開発および模擬IC試作による故障検出能力評価」に関しては,正常および故障のチップ間接続を模擬した試作ICの設計を行い,測定実験により異常遅延の検出能力を評価する予定である。また,遅延量のばらつきを考慮する補正手法を検討し,検査容易化回路の設計に反映させる予定である。「3.積層チップの接続配線に依存しない検査容易化設計の開発」に関しては,遅延付加ゲートのレイアウト上での配置について検討し,検査容易化回路の配置配線手法についての開発を行う予定である。

次年度使用額が生じた理由

今年度研究費について,FPGAコンポーネント等の購入で当初予定額より安価に購入できた差額および,次年度以降導入する新規LSIテスタ利用の費用を見込んで一部費用を抑えたため,未使用額が生じた。

次年度使用額の使用計画

試作ICの測定に関わる物品費として使用する予定である。

  • 研究成果

    (6件)

すべて 2015

すべて 学会発表 (6件) (うち国際学会 1件)

  • [学会発表] 遅延故障検査容易化回路を用いる同時検査対象経路選択条件の検討2015

    • 著者名/発表者名
      森 亮介, 四柳 浩之, 橋爪 正樹
    • 学会等名
      電子情報通信学会ディペンダブルコンピューティング研究会
    • 発表場所
      長崎県勤労福祉会館(長崎県長崎市)
    • 年月日
      2015-12-01 – 2015-12-03
  • [学会発表] 遅延故障用バウンダリスキャンによるTSV検査法に関する研究2015

    • 著者名/発表者名
      濱田 圭吾, 四柳 浩之, 橋爪 正樹
    • 学会等名
      平成27年度電気関係学会四国支部連合大会
    • 発表場所
      高知工科大学(高知県香美市)
    • 年月日
      2015-09-26 – 2015-09-26
  • [学会発表] TSV故障検出回路におけるVDL回路部の遅延検出能力評価2015

    • 著者名/発表者名
      宮本 陽平, 四柳 浩之, 橋爪 正樹
    • 学会等名
      平成27年度電気関係学会四国支部連合大会
    • 発表場所
      高知工科大学(高知県香美市)
    • 年月日
      2015-09-26 – 2015-09-26
  • [学会発表] 微小遅延故障検査用遅延測定回路内の遅延付加部の改良2015

    • 著者名/発表者名
      石場 隆之, 四柳 浩之, 橋爪 正樹
    • 学会等名
      平成27年度電気関係学会四国支部連合大会
    • 発表場所
      高知工科大学(高知県香美市)
    • 年月日
      2015-09-26 – 2015-09-26
  • [学会発表] TDC組込み型バウンダリスキャンを用いた 2 経路同時遅延測定の実測による評価2015

    • 著者名/発表者名
      森 亮介, 四柳 浩之, 橋爪 正樹
    • 学会等名
      平成27年度電気関係学会四国支部連合大会
    • 発表場所
      高知工科大学(高知県香美市)
    • 年月日
      2015-09-26 – 2015-09-26
  • [学会発表] On TSV Array Defect Detection Method Using Two Ring-oscillators Considering Signal Transitions at Adjacent TSVs2015

    • 著者名/発表者名
      Hiroyuki Yotsuyanagi, Akihiro Fujiwara and Masaki Hashizume
    • 学会等名
      IEEE 3D System Integration Conference 2015
    • 発表場所
      仙台国際センター(宮城県仙台市)
    • 年月日
      2015-08-31 – 2015-09-02
    • 国際学会

URL: 

公開日: 2017-01-06  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi