研究課題
基盤研究(C)
本研究では、LSIチップ上でのテストを目的とした、オンチップサンプラ回路の信号取得部分にあたるアナログ・ディジタル変換器(ADC)と時間・ディジタル変換器(TDC)について、確率的手法を用いた回路の回路最適化手法の確立を目指して研究を行った。本研究では、確率的ADCの自動生成システムを提案した。提案システムは回路性能の設計パラメータ依存性を利用して回路を生成する。この自動生成フローは、ディジタル設計フローで実現されるため、他のCMOSプロセスに簡単に移行である。
集積回路設計工学
