| 研究実績の概要 |
本研究の目的は不可視光方式の距離画像センサの性能に匹敵する可視光ステレオ方式の距離画像生成VLSIプロセッサを開発することである。密度と精度を同等とした場合のスループット目標を従来比8倍超のHD 720p（1280×720）60 fpsとする。180 nmプロセスのASICで実装し、動作周波数を100 MHz、チップ面積を5 mm角とする。スーパーピクセル分割とアフィン動きモデル推定を組み合わせた新規アルゴリズムを採用し、テクスチャの無い箇所やオブジェクト境界で高密度かつ高精度な距離推定を実現する。
平成29年度には前年度に改良されたアルゴリズムとアーキテクチャに基づく距離画像プロセッサのASIC実装を行った。ASICの試作には東京大学VDEC提供のローム180 nm試作サービスを利用し、設計にはLSI設計用CADを使用した。本ASICは左右2枚の画像を入力しスーパーピクセル単位で視差を推定する。左右画素値の差分絶対値による視差の評価値を画素単位で求め、スーパーピクセル単位で集計する。画素単位の最大視差と同数のプロセッシングエレメント(PE)を配置し、一つの左画素に対する全ての視差の評価値を同時に求め、右画素をPE間でシリアル転送することで、左画素をラスタスキャン順に連続処理する。1個のPEに1個の評価値記憶用メモリを接続し、処理対象の左画素の属するスーパーピクセルに対応するメモリ要素に保存された評価値を更新する。全画素のマッチング終了後、スーパーピクセル単位で最良（最小）の評価値を持つ視差を求める。本回路は100MHzで動作し、スループットはHD（1280×720画素）解像度で54 fps、最大視差は39である。ゲート数は2入力NAND換算で約11万、SRAM容量は163,840ビット（16ビット×256ワード×40個）である。試作後、LSIテスタで正常動作を確認した。
|
