| 研究課題/領域番号 |
15K05954
|
|---|
| 研究機関 | 東京理科大学 |
|---|
研究代表者 |
吉田 孝博 東京理科大学, 工学部第二部電気工学科, 准教授 (10385544)
|
|---|
| 研究期間 (年度) |
2015-04-01 – 2018-03-31
|
| キーワード | 静電気放電 / ESD保護素子 / Sパラメータ / 回路シミュレータ |
|---|
| 研究実績の概要 |
本研究は，電子機器の開発段階で必要となる静電気放電（ESD）耐性の評価・改善において設計期間短縮，試作コスト削減につながるシミュレーション技術として，これまで申請者らが研究を行ってきた，ESDが機器に加わった際に機器内部の半導体デバイスが受ける電気的ストレスをシステムレベルで算出する連成解析手法において，この提案手法の実用化の課題であったESD印加時の半導体デバイス内のESD保護回路の動的応答特性のモデリング手法を開発する研究である．
平成２８年度は，ベクトルネットワークアナライザ（VNA）とバイアスティ，直流電源を組み合わせてESD保護素子の動作状態と非動作状態の周波数特性をSパラメータとして計測することで応答特性を抽出し，ESDストレスのシステムレベルでの連成解析にこの応答特性を反映させる平成２７年度に提案したモデリング手法・シミュレーション構成に対して，主として下記２項目の改良を行った．
１．ESD保護素子の応答特性の平成２７年度における計測に用いた基板は５０Ω不整合であり，VNAを用いた応答特性測定時に特性が乱れる問題が生じていたため，ESD保護素子の実装方法やパターンレイアウトが異なる複数種の５０Ω整合された基板を新たに製作し，ESD保護素子の応答特性モデリングの精度を改善した．
２．システムレベルでのESDストレスの連成解析において，シミュレーション精度の検証方法や提案したシミュレーション回路構成などに課題が残されていたため，高周波回路シミュレータ上でESDの放電電流を再現・生成する放電源モデルの再構築や，ESD保護素子の動的応答特性を反映するシミュレーション回路構成の改良を行い，精度を改善した．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
交付申請時に掲げた平成２８年度の研究実施計画の中で，単体のESD保護素子であるTVS(Transient Voltage Suppressor)に対して，ESD動的応答特性の計測方法の確立を行う計画について実施し達成した．さらに，システムレベルでのESDストレスの連成解析で得たESDストレス電圧波形と，TVSへのESD印加時の実測電圧波形を比較することで，ESD動的応答特性のモデリング精度を評価すると共に，モデリング手法の精度改善を行う実施計画についても達成した．なお，本研究の基幹となるESD動的応答特性のモデリング精度の改善と連成解析のシミュレーション構成の改良を優先かつ重点的に実施したため，本手法のロジックICに対する適用可能性の検証を行う計画については，平成２９年度へと延期した．
以上の状況から，現時点ではおおむね順調に進展していると判断した．
|
| 今後の研究の推進方策 |
平成２８年度までに，ESD保護素子に対して，ESD保護回路の動的応答特性のモデリング手法，ならびに動的応答特性を反映させるシミュレーション回路構成はおおよそ確立できた．しかし現段階では，本研究で用いた高周波回路シミュレータの機能上の制約のため，提案のシミュレーション構成でESDストレスシミュレーションを行う上で，算出した波形を一部手作業で処理する必要が生じている．そのため平成２９年度には，他のメーカの高周波回路シミュレータを導入し，提案のシミュレーション構成を移植することで，システムレベルでのESDストレスシミュレーションの実現を目指す．
さらに，新たな高周波回路シミュレータ上で，平成２８年度に改良したESD保護回路のモデリング手法を適用し，比較対象となる実測データの再計測も交えて，ESD動的応答特性のモデリング精度をより適切に評価する．
なお，本研究の基幹であり実現に向けて優先的に実施すべきこれらの研究を行うため， ESD動的応答特性のモデリング手法のロジックICに対する適用可能性の検証に関する実施計画は保留することとした．
|
| 次年度使用額が生じた理由 |
平成２８年度に生じた次年度使用額は，モデリング手法の改良に必要な治具や基板の試作材料費などが想定とは異なったために生じた繰り越しである．
|
| 次年度使用額の使用計画 |
次年度使用額は，平成２９年度の成果発表出張旅費を補う目的や，新たな高周波回路シミュレータの導入を補う目的で，平成２９年度の研究費と併せて使用する．
|
