|
本研究は，電子機器の開発段階で必要となる静電気放電（ESD）耐性の評価と，設計期間の短縮，試作コスト削減につながるシミュレーション技術として，申請者らが研究を行ってきた，ESDが機器に加わった際に半導体デバイスが受ける電気的ストレスをシステムレベルで算出する連成解析手法において，この手法の課題の一つであったESD印加時のESD保護回路の動的応答特性のモデリング手法を開発する研究である．
平成２７年度には，ベクトルネットワークアナライザとバイアスティ，直流電源を組み合わせてESD保護素子の動作状態と非動作状態の周波数特性をSパラメータとして計測することで応答特性を抽出し，ESDストレスシミュレーションにこの応答特性を反映させるモデリング手法・構成を提案した．その結果，実測と同等の電圧波形を得ることができ，有効性を示した．この成果を静電気学会春期講演会にて発表した．
平成２８年度には，この提案手法に対し，ESD保護素子の実装方法やパターンレイアウトが異なる複数種の整合された基板を新たに製作し，モデリング精度を改善した．さらに，ESDストレスシミュレーションにおいてESDの放電電流を再現・生成する放電源モデルの再構築や，ESD保護素子の動的応答特性を反映するシミュレーション構成を改良し，精度を改善した．この成果を電気学会電磁環境研究会，国際学会APEMC2017にて発表した．
最終年度である平成29年度には，ESD保護素子の計測時に用いる基板構造を改良することで，精度を改善した．さらに，仕様上の電気的特性値が同等である4種のESD保護素子に対して応答特性モデリングを行い，提案手法がESD保護素子の保護特性の差違の測定および評価に有効であることも確認した．この成果を国際学会EMC Beijing 2017にて発表した．
|
