|
アナログ世界の情報をデジタルシステムに取り込むためにはA/D変換器が必須で、さまざまな要求仕様に対応するため多くの変換方式が検討されてきた。最近では、素子バラツキに起因する変換精度劣化を抑止できるデジタル校正が注目されている。本研究の長期的な目的は、ニューラルネットワーク（NN）の学習機能を利用した自己校正A/D変換器を実現することにある。当該期間では、主に信号レベル解析に基づき、その基本構成と性能を明らかにすることを目標とした。
従来、Hopfield型NNを用いたA/D変換器が提案されていたが、NN特有の局所解に起因する変換誤差が大きく、その低減化が課題であった。本研究のオリジナリティは、デジタル出力層のニューロンにΔΣ変調器を採用したことにある。変調器出力が短期間ではランダム的に変化することを利用して局所解トラップからの回復を容易にし、変換誤差の低減化に成功した。
さらに、サンプリング方法の工夫により、ΔΣ変調に特有のノイズシェイピング特性を実現するとともに、6個の出力ニューロンを用いた6ビットΔΣ変調器を構成し、実質的には20ビット以上の分解能が得られる可能性を明らかにした。従来の多ビットΔΣ変調器では、線形性改善のために動的マッチング（DEM）回路が必要であったが、本回路では、本質的に線形である1ビット信号をフィードバックするためDEM回路が不要で、回路構成を簡素化できるという利点がある。
また、フィードバック係数決定方法を確立し、重み付け基数が通常の2より小さい非2進変換方式でも、高い分解能を維持したままで動作させることができた。非2進表現の冗長性を利用して、素子バラツキに起因する判定誤差を補正できる。
一方、NNの積和演算に必要な要素回路として、能動受動併用型ダイナミック共通ソース増幅器を提案し、ΔΣ変調器チップ試作実験を通じて低消費電力動作を確認できた。
|
