| 研究実績の概要 |
(1)全般：本研究課題の目的は、デバイスの微細化に伴う相対的な製造バラツキ増大の影響を受け難い高速AD変換器として知られる「確率的フラッシュAD変換器(SFADC)」の設計理論を確立することである。それには設計理論の研究のみならず、それに基づいて設計・試作したLSIを実際に評価してはじめて知ることのできる現実の問題点を設計理論にフィードバックすることが必須であるため、3次にわたるLSI試作を実施した。
(2)設計理論の確立：SFADCの大きな問題点である製造バラツキに起因する非線形性を大幅に改善できる、正規分布から一様分布を合成する線形化手法を考案し、シミュレーションと実測により効果を確認した。さらに、提案線形化手法に対してDEM法を利用したバラツキをシャッフルして集合平均し、入力信号と量子化誤差を無相関化する手法を提案し、その有効性をシミュレーションと実測により確認した。
(3)設計理論の実証：提案した設計理論に基づいて実際にLSIとして実現する場合に適した回路方式を検討し、順次3回の設計・試作を行った。その結果、SFADCに適した比較器の設計法、高速化・低消費電力化に適したDEMの設計法、デジタル回路部分の高速化・低消費電力化に適した方式等に関する有用な知見を得、設計理論にフィードバックした。最終的に0.18um CMOSプロセスで設計したSFADCは電源電圧1.8Vの1,024個の比較器から成る5ビット分解能で1GHzサンプルのもので、シミュレーション上は良好に動作したが、試作したチップはレイアウトに誤りがあり全体の機能は評価出来なかった（比較器部分は良好に動作している）。
(4)総括：理論的検討と実際のLSI設計・試作を通じてSFADCに必要な仕様から具体的な回路設計に必要なパラメータが予測できるようになった。
|
