|
デバイスの微細化に伴う製造バラツキの影響を受け難い高速AD変換器として知られる「確率的フラッシュAD変換器(SFADC)」の設計手法を提案・整備し、必要な分解能と変換速度からLSI回路の設計パラメータが設計できるようにした。
SFADC用の比較器における問題点を明らかにし、その設計手法を示した。次いで比較器の閾値電圧の分布から一様分布を合成する線形化手法を提案した。SFADCでは量子化雑音の無相関化が重要であることを初めて指摘し、無相関化の回路手法を提案した。提案した線形化SFADCをトランジスタレベルで設計し、提案設計手法が有効であることを回路シミュレーションで確認した。
|
