|
SAT問題に対するプリプロセッサである unhiding の高速化に関する研究を進め、国際学会にてその研究成果の発表を行った。unhiding におけるメモリ参照の高速化のために、(1) 複数のスレッドをFPGA上で並列に処理し、(2) 各スレッドから発生するメモリ参照を外部メモリのバンク毎(DDR3では8バンクが存在する)に動的に振り分け、(3) メモリインタフェースは、各バンクに順繰りとアクセスすることにより最大のメモリスループットを実現し、(4) データがメモリから読み出され次第、それらの読み出しを行ったスレッドに送り返す という計算モデルの性能評価を行った。その結果、4コアを用いたマイクロプロセッサに対して、4倍程度の高速化を実現可能であることが確認できた。また、従来からのSAT問題の高速化の研究をまとめたものを情報処理学会論文誌にて発表した。新たに購入したパーソナルコンピュータおよびFPGAボードを用いて、対象となる回路の大まかな振る舞いをシミュレーション可能なイベント駆動型ハードウェアシミュレータの開発を行った。このシミュレータにより、従来より別途研究を進めていた遺伝子情報処理におけるショートリードマッピング問題のメモリ参照の最適化を行った。ショートリードマッピングの高速化に関して論文誌にて発表を行った。また、このシミュレータを用いて、大規模データのソーティング処理の検討を進め、現時点での最高処理速度の2倍程度の処理を達成することが可能であることを確認した。この研究成果は、H30年度の国際学会で発表を目指して準備を進めている。
|
