• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2016 年度 実施状況報告書

次世代低電力LSI創出のための誤テスト回避型高品質テスト方式に関する研究

研究課題

研究課題/領域番号 15K12003
研究機関九州工業大学

研究代表者

温 暁青  九州工業大学, 大学院情報工学研究院, 教授 (20250897)

研究分担者 梶原 誠司  九州工業大学, 大学院情報工学研究院, 教授 (80252592)
宮瀬 紘平  九州工業大学, 大学院情報工学研究院, 准教授 (30452824)
Holst Stefan  九州工業大学, 大学院情報工学研究院, 助教 (40710322)
研究期間 (年度) 2015-04-01 – 2018-03-31
キーワードLSI回路 / スキャンテスト / テスト電力 / IR-Drop / シフト電力 / クロック / シフトエラー / 誤テスト
研究実績の概要

前年度に提案した手法では、スキャンシフト操作において、各テストベクトルに対応する全てのシフトクロックパルスに対して隣接FFペアのクロックパスの影響エリアの信号遷移量の均衡性を評価することによって、シフト型誤テストの発生しうるスキャンチェーンにおける危険隣接 FFペアを特定することができる。本年度は、危険隣接 FFペアの存在による誤テストを回避することを目標に研究開発を実施した。まず、シフト型誤テストを回避するために、危険隣接FFペアの入れ替えをレイアウトにおける配線変更を通じて行う手法を提案した。その基本的な考え方は、スキャンチェーンにおける危険隣接FFペアのクロックパスの影響エリアの信号遷移量の不均衡を解消することである。次に、危険隣接FFペアの入れ替えを行っても十分な不均衡解消効果が得られない場合に備えて、信号遷移量の多い影響エリアの一部の論理素子を外へ移動させることをレイアウトにおける配置変更で行う手法を提案した。また、配置変更における第2指針として、キャプチャ型誤テストの回避にも効果があることを用いることにした。この2つの手法(危険隣接 FFペアの入れ替えと論理素子の配置変更)はシフト型誤テスト回避に対して高い効果を発揮できるが、設計コストや面積オーバーヘッドの増大を伴うデメリットがある。この問題を緩和するために、テストベクトルやテスト応答の内容を変更することによってシフト型誤テストを回避する手法をも提案した。その基本的な考えた方は、危険隣接 FFペアの出力値をテストベクトルにおける対応ビットの入力値変更やテスト応答における対応ビットの期待値マスキングで同一化することである。この手法は、回路オーナーヘッドがなく故障検出率低下も僅かな上、シフト型誤テストを効果的に回避することができることが実験によって確認できた。

現在までの達成度 (区分)
現在までの達成度 (区分)

1: 当初の計画以上に進展している

理由

本年度の研究目的は「危険隣接 FFペアの存在による誤テストの回避技術の研究開発」であった。まず、当初計画の通り、危険隣接FFペアのスキャンチェーンにおける入れ替え及び影響エリアの論理素子の配置変更による誤テスト回避手法を提案した。更に、これらの手法のオーバーヘッド(設計及び回路面積)の問題を解決するため、当初計画にない、テストベクトルの内容のみを変更することによる誤テスト回避手法を提案し、実験によってその有効性を確認した。このため、本年度の研究実施は、当初計画以上に進展していると判断できる。

今後の研究の推進方策

本年度の実施結果を踏まえて、今後は以下のように本研究を推進していく予定である。

(1)提案したレイアウトレベル誤テスト回避技術の有効性とオーバーヘッドについて評価するために、VDEC試作サービス を利用して試作し、Cloud Testing Services社 のテスターで評価実験を行う。
(2)提案したテストベクトレベル誤テスト回避技術の有効性及び故障検出率への影響についてシミュレーションによる評価実験を実施する。さらに、テストベクトレベルの内容変更によって低下した故障検出率を回復させるために必要な追加テストベクトル量についてTop-UP ATPGを実施して確認する。

  • 研究成果

    (9件)

すべて 2016 その他

すべて 国際共同研究 (1件) 雑誌論文 (1件) (うち国際共著 1件、 査読あり 1件、 謝辞記載あり 1件) 学会発表 (7件) (うち国際学会 7件、 招待講演 1件)

  • [国際共同研究] University of Bremen/University of Freiburg/University of Stuttgart(ドイツ)

    • 国名
      ドイツ
    • 外国機関名
      University of Bremen/University of Freiburg/University of Stuttgart
  • [雑誌論文] Logic-Path-and-Clock-Path-Aware At-Speed Scan Test Generation2016

    • 著者名/発表者名
      F. Li, X. Wen, K. Miyase, S. Holst, S. Kajihara
    • 雑誌名

      IEICE Trans. on Inf. & Syst.

      巻: E99-D ページ: 2310-2319

    • DOI

      http://doi.org/10.1587/transfun.E99.A.2310

    • 査読あり / 国際共著 / 謝辞記載あり
  • [学会発表] Logic-Path-and-Clock-Path-Aware At-Speed Scan Test Generation2016

    • 著者名/発表者名
      F. Li, X. Wen, S. Holst, K. Miyase, S. Kajihara
    • 学会等名
      Int'l Symp. on Applied Engineering and Sciences
    • 発表場所
      Kitakyushu, Japan
    • 年月日
      2016-12-17 – 2016-12-18
    • 国際学会
  • [学会発表] On Optimal Power-Aware Path Sensitization2016

    • 著者名/発表者名
      M. Sauer, J. Jiang, S. Reimer, K. Miyase, X. Wen, B. Becker, I. Polian
    • 学会等名
      IEEE Asian Test Symp.
    • 発表場所
      Hiroshima, Japan
    • 年月日
      2016-11-24 – 2016-11-26
    • 国際学会
  • [学会発表] Timing-Accurate Estimation of IR-Drop Impact on Logic- and Clock-Paths During At-Speed Scan Test2016

    • 著者名/発表者名
      S. Holst, E. Schneider, X. Wen, S. Kajihara, Y. Yamato, H.-J. Wunderlich, M. A. Kochte
    • 学会等名
      IEEE Asian Test Symp.
    • 発表場所
      Hiroshima, Japan
    • 年月日
      2016-11-24 – 2016-11-26
    • 国際学会
  • [学会発表] Formal Test Point Insertion for Region-based Low-Capture-Power Compact At-Speed Scan Test2016

    • 著者名/発表者名
      S. Eggersgluess, S. Holst, D. Tillex, K. Miyase, X. Wen
    • 学会等名
      IEEE Asian Test Symp.
    • 発表場所
      Hiroshima, Japan
    • 年月日
      2016-11-24 – 2016-11-26
    • 国際学会
  • [学会発表] A Flexible Power Control Method for Right Power Testing of Scan-Based Logic BIST2016

    • 著者名/発表者名
      T. Kato, S. Wang, Y. Sato, S. Kajiahara, X. Wen
    • 学会等名
      IEEE Asian Test Symp.
    • 発表場所
      Hiroshima, Japan
    • 年月日
      2016-11-21 – 2016-11-26
    • 国際学会
  • [学会発表] Power-Aware Testing For Low-Power VLSI Circuits2016

    • 著者名/発表者名
      X. Wen
    • 学会等名
      The 13th IEEE International Conference on Solid-State and Integrated Circuit Technology
    • 発表場所
      Hangzhu, China
    • 年月日
      2016-10-25 – 2016-10-28
    • 国際学会 / 招待講演
  • [学会発表] SAT-Based Post-Processing for Regional Capture Power Reduction in At-Speed Scan Test Generation2016

    • 著者名/発表者名
      S. Eggersgluess, K. Miyase, X. Wen
    • 学会等名
      IEEE European Test Symp.
    • 発表場所
      Amsterdam, The Netherlands
    • 年月日
      2016-05-23 – 2016-05-27
    • 国際学会

URL: 

公開日: 2018-01-16  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi