• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2015 年度 実施状況報告書

集積回路の製造テスト結果を利用した信頼性予測

研究課題

研究課題/領域番号 15K12004
研究機関九州工業大学

研究代表者

梶原 誠司  九州工業大学, 大学院情報工学研究院, 教授 (80252592)

研究分担者 大竹 哲史  大分大学, 工学部, 准教授 (20314528)
研究期間 (年度) 2015-04-01 – 2018-03-31
キーワードディペンダブル・コンピューティング / 計算機システム / データマイニング
研究実績の概要

本研究では,ビッグデータの解析に用いるデータマイニングの手法により,VLSIに対する出荷前の製造テストの測定データを統計的に解析し,テスト工程の省略によるテストコスト削減と出荷前の信頼性選別を可能にすることを試みる.本年度は、以下の研究を実施した.
(1)データ取得と解析環境整備:製造テストの測定データの解析では,過去にサンプルデータの提供実績のある企業の協力の下,機密性の高いデータを大量に扱う.そこで,セキュリティを考慮しながら,大容量の主記憶を有する高性能コンピュータ上に,データマイニング用のフリーソフトであるRを使用した専用のシステムを計算環境を構築した.
(2)バーインテスト結果予測のための知識獲得:製造テストの測定値データからバーインテスト結果を予測するための知識を獲得するため,データ解析の前処理として,企業から提供された製造テストの測定値の生データを解析可能なデータに変換する前処理方法を確立した.具体的には,欠損値のあるチップデータの排除,ウェーハ内のサイト間の補正,データの正規化等の作業手順を明確化した.続いて,以下の解析で規則性を発見し,バーイン不良予測の判別モデルを作成した.また,チップを知識獲得のための学習用データと,学習結果の妥当性を調べるための検証用データに分けて解析する手法を採用した.テスト項目とチップを測定値の分布のばらつきに基づいて,バーイン不良の関連性(相関)を明らかにするため,SVM(サポートベクタマシン)によるバーイン不良後の結果を予測する判別モデルを作成した.
(3)試作チップの劣化実験環境整備:次年度以降にチップの劣化加速の試験を開始するための環境を整備した.劣化加速実験で既存の試作チップを恒温槽内で長時間動作させ,CTS社のLSIテスタにより測定するための測定環境やテストプログラム等を整備した.

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

平成27年度は,当初の研究計画計画に記載している研究項目をすべて実施した.データ取得と解析環境を整備し,データ解析を開始している.

今後の研究の推進方策

今後は以下の課題に取り組むことで,研究を推進する.
(1)データマイニングを利用したバーインテスト予測結果の改善:平成27年度に開発したバーインテスト予測手法を改善を行う.LSIの製造テストでは,良品チップと不良品チップの2グループに判別するが,学習用データと検証用データともに良品チップが大部分で,不良品チップが極端に少ない.前年度開発した判別モデルを様々な手法で評価し,より汎化性の高い判別モデルを作成する.
(2)試作チップの劣化実験によるデータ取得とVLSIの寿命予測: VLSIは,高温や高電圧で使用すると,劣化が進行しやすいことが知られている.複数のチップに対して,LSIテスタを利用して,様々な観点でチップの測定を行う.続いて,恒温槽内で長時間動作させて劣化を加速した後,再度LSIテスタを利用した測定を行う.VLSIの寿命予測は,劣化実験で得られた測定値を解析し,劣化の進行速度の分布やその予測可能性に関する検討を行う.本目標は予測モデルをうまく構築できない可能性もある.別途,ウェーハプロセスにフィードバックして製造改善することによる製造品質の向上に関するデータ取得の可能性についても,合わせて明らかにする.

次年度使用額が生じた理由

VLSIの劣化加速実験を行うための研究環境構築に,当初予定していた以上の経費を必要とした一方で,旅費を他の予算でまかなうなどした結果,端数が生じて次年度使用額が生じた.

次年度使用額の使用計画

実験補助等による人件費が当初計画以上に必要となる見込みで,それに充当する予定である.

  • 研究成果

    (6件)

すべて 2016 2015

すべて 雑誌論文 (1件) (うち査読あり 1件) 学会発表 (5件) (うち国際学会 1件、 招待講演 2件)

  • [雑誌論文] Physical Power Evaluation of Low Power Logic-BIST Scheme using TEG Chip2015

    • 著者名/発表者名
      S. Wang, Y. Sato, S. Kajihara, H. Takahashi
    • 雑誌名

      ASP Journal of Low Power Electronics

      巻: 11 ページ: 1-13

    • DOI

      10.1166/jolpe.2015.1410

    • 査読あり
  • [学会発表] FPGAのフィールドテストにおけるオンチップ遅延劣化検出システムについて2016

    • 著者名/発表者名
      三宅庸資,佐藤康夫,梶原誠司
    • 学会等名
      第74回FTC研究会
    • 発表場所
      廿日市市(広島)
    • 年月日
      2016-01-21 – 2016-01-23
  • [学会発表] デジタルモニタを用いたチップ内温度電圧変動の測定について2015

    • 著者名/発表者名
      三宅庸資, 加藤隆明, 糸永卓矢, 佐藤康夫, 梶原誠司
    • 学会等名
      電子情報通信学会ディペンダブルコンピューティング研究会
    • 発表場所
      村上市(新潟)
    • 年月日
      2015-12-18
  • [学会発表] FPGAのオンチップ遅延測定における温度影響補正の検討2015

    • 著者名/発表者名
      喜納 猛, 三宅 庸資, 佐藤康夫, 梶原誠司
    • 学会等名
      電子情報通信学会ディペンダブルコンピューティング研究会
    • 発表場所
      長崎市
    • 年月日
      2015-12-03
  • [学会発表] VLSIテスト技術によるシステムディペンダビリティ向上への期待2015

    • 著者名/発表者名
      梶原誠司
    • 学会等名
      電子情報通信学会デザインガイア2015
    • 発表場所
      長崎市
    • 年月日
      2015-12-01
    • 招待講演
  • [学会発表] Failure Prediction of Logic Circuits for High Field Reliability2015

    • 著者名/発表者名
      Seiji Kajihara
    • 学会等名
      IEEE Workshop on RTL and High Level Testing
    • 発表場所
      Mumbai, India
    • 年月日
      2015-11-25 – 2015-11-26
    • 国際学会 / 招待講演

URL: 

公開日: 2017-01-06  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi