本研究では,ビッグデータの解析に用いるデータマイニングの手法によりVLSIの製造テストで得られる測定データを統計的に解析し,テスト工程の省略によるテストコスト削減と出荷前の信頼性選別を可能にすることを試みた.まず,製造テスト途中段階で,既に実施済みのテスト(ウェーハテスト)の測定データから未実施のテスト(バーインテストや最終テスト)に対する結果を予測する手法を開発した.コストが掛かるバーインテストの省略を可能にする結果予測により,テストコスト削減が可能になる.さらに,製造テスト結果から出荷後の劣化の進行度合いの予測可能性を検討した.最終年度は,前年度開発した結果予測のモデル作成手法を改善し,AUCやコスト削減率等の値を向上に成功した.提案手法は,まずいくつかのテスト項目のテスト結果を予測する判別モデルをK-分割交差検証に基づいてサポートベクタマシン(SVM)により作成し,それらを統合してファイナルテストの結果を予測する判別モデルを作成する.車載用LSIのような不良見逃しが許されない(0-defect)の要求条件で実際の製造テストデータに対して提案手法を適用した結果,単純にSVMを適用して予測する場合と比較して,提案手法はAUCやコスト削減率等の値を向上することができた.この結果を纏めた論文を査読付き国際会議(IEEE ITC-Asia)に投稿し,採録されている.また,判別対象データを判別モデルに適用した際の良品である確率の分布特徴をいくつか抽出し,特定の閾値で不良品を発見しつつテストコストを削減することが可能な判別モデルをSVM によって学習選択する手法も提案した.実テストデータを用いた実験では,判別対象データのすべてのフェールダイを発見しつつテストコストを大幅に削減できることを示した.
|