• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2016 年度 実施状況報告書

遷移型非同期式回路の新たな設計手法に関する研究

研究課題

研究課題/領域番号 15K12005
研究機関国立情報学研究所

研究代表者

米田 友洋  国立情報学研究所, アーキテクチャ科学研究系, 教授 (30182851)

研究期間 (年度) 2015-04-01 – 2018-03-31
キーワード非同期式回路 / 遷移型 / 設計手法 / 新フリップフロップ / NoCルータ / 再構成デバイス
研究実績の概要

遷移型非同期式回路は,要求・応答信号の,レベルではなく遷移(立ち上がり,立ち下がり)を用いるため,レベルを0に戻す休止相が必要なく,高速な回路が実現できるが,設計が難しく,その長所を活かすには非常に高い専門知識を必要とする.本研究では,複数のクロック入力を持つ,新しいフリップフロップを用いることで,遷移型制御回路のテンプレートを構築し,特別な専門知識なしに,容易に遷移型非同期式回路を実現することを可能とする,まったく新しい設計手法について検討する.
昨年度は,従来手法で設計した遷移型非同期式NoCルータの制御回路を,複数のクロック信号線,および,複数の動作エッジを持つ新しいフリップフロップを用いて再設計し,テンプレート化に必要な構造を見つけ出す作業を行った.本年度はその結果に基づいて,新フリップフロップに基づく制御回路を生成するための簡易記述法を考案し,その記述から合成したNoCルータを評価した.その結果,従来手法で必要であったパルス発生回路が不要となった(正確には,新フリップフロップの内部にカプセル化した)ため,パルス幅調整が不要となり,設計が大幅に簡単化することがわかった.ルータのレイテンシやスループットはほとんど従来方法との差はなく,面積・消費電力はやや増えているが,制御回路自体の占める割合が小さいため,NoCルータ全体で見た場合の増加率はわずかである.
一方,この新フリップフロップをロジックエレメントのひとつとして有する遷移型非同期式回路用再構成デバイスを実現したら面白いのではという着想を得,その方向で研究を発展させていくことを検討中である.特に,大域非同期局所同期方式(GALS: Globally Asynchronous Locally Synchronous)の実現に特化することでアプリケーションを広めることができるのではと考えている.

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

NoCルータに,新フリップフロップに基づく新しい制御回路設計手法を適用し,ルータ全体を構成し,評価することができた.この非同期式ルータを,同等の同期式ルータと可能な限り同じ条件で性能・消費電力等を比較・評価するという研究成果は国際会議に採択されており,今後,更に複雑なルーティング方式におけるルータの比較を検討している.また,発展研究として,新フリップフロップをロジックエレメントのひとつとして有する遷移型非同期式回路用再構成デバイスについて検討を始めているところである.このことから,おおむね順調に進展していると考える.

今後の研究の推進方策

新フリップフロップをロジックエレメントのひとつとして有する遷移型非同期式回路用再構成デバイスに思い至ったため,この方針で研究を展開していくことを検討している.従来も,非同期式FPGAというアイデアは検討されてきたが,通常の同期式FPGAのように細粒度のアイランドスタイルを取っていたため,配線遅延のオーバーヘッドが大きくなるという問題が生じていた.そこで,大域非同期局所同期方式(GALS: Globally Asynchronous Locally Synchronous)の実現に特化することで,データパスと制御信号部を分離し,粗粒度のアーキテクチャを取ることでこの問題を回避することを計画している.ただし,この場合ユーザ回路のマッピングのためのコストが大幅に増加するという問題が生じるため,マッピングアルゴリズムの実現可能性も含めて検討する必要があると考えている.

次年度使用額が生じた理由

発展研究として,新フリップフロップをロジックエレメントのひとつとして有する遷移型非同期式回路用再構成デバイスに思い至ったため,この着想の可能性を関連する国際会議等で情報収集し,探りたいと考えたためである.

次年度使用額の使用計画

具体的には,大域非同期局所同期方式(GALS: Globally Asynchronous Locally Synchronous)の実現に特化した粗粒度アーキテクチャの優位性,および,ユーザ回路のマッピングアルゴリズムの複雜度を検討することを行いたい.非同期式回路の国際会議ASYNCやFPGA関連の国際会議でそれらの情報を収集することを計画している.

  • 研究成果

    (1件)

すべて 2016

すべて 学会発表 (1件) (うち国際学会 1件)

  • [学会発表] The synchronous vs. asynchronous NoC routers: an apple-to-apple comparison between synchronous and transition signaling asynchronous designs2016

    • 著者名/発表者名
      Masashi Imai; Thiem Van Chu; Kenji Kise; Tomohiro Yoneda
    • 学会等名
      10t ACM/IEEE International Symposium on Networks-on-Chip
    • 発表場所
      奈良県奈良市,奈良春日野国際フォーラム
    • 年月日
      2016-08-31 – 2016-09-02
    • 国際学会

URL: 

公開日: 2018-01-16  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi