| 研究課題/領域番号 |
15K13368
|
|---|
| 研究機関 | 国立研究開発法人産業技術総合研究所 |
|---|
研究代表者 |
内田 紀行 国立研究開発法人産業技術総合研究所, ナノエレクトロニクス研究部門, 主任研究員 (60400636)
|
|---|
| 研究分担者 |
多田 哲也 国立研究開発法人産業技術総合研究所, ナノエレクトロニクス研究部門, 研究グループ付 (40188248)
宮崎 吉宣 国立研究開発法人産業技術総合研究所, ナノエレクトロニクス研究部門, 産総研特別研究員 (30610844) [辞退]
|
|---|
| 研究期間 (年度) |
2015-04-01 – 2018-03-31
|
| キーワード | 原子層シリサイド半導体 |
|---|
| 研究実績の概要 |
本研究は、Si表面上にヘテロエピタキシャル形成した遷移金属内包Siクラスター（M@Sin）を単位構造とする数原子層の新規シリサイド半導体の有する高密度ドナー準位（～1021 cm-3）の起源を明らかにし、既存のSi材料科学では到達できない、「数原子層の空間に1021cm-3を超えるキャリアを発生する」ことで、極限のドーピング技術を追及する。そのうえで、（１）フェルミレベルコントロール可能な原子層シリサイドとSiとの界面準位を持たない接合形成、（２）電界や電荷注入による原子層シリサイドのバンドギャップ制御、を実証し、Siナノエレクトロニクスの革新的な要素技術の開発を目指している。
昨年度までに、これまでレーザーアブレーションで形成していたM@Sin膜をCVD法による高品質な成膜手法を確立できたことを受けて、本年度は、WF6ガスとSiH4ガスを原料にCVD法で作製したW@Sin（n＝１０－１２）を用いて、Si基板上でのエピタキシャル層の形成実験を行った。レーザーアブレーションで作製したW＠Sin膜では、1－数nmまでしかエピタキシャル膜が成長しなかったのに対して、CVD膜を用いると、700℃の熱処理で10nmまでエピタキシャル成長した。エピタキシャル膜にミスフェットや面欠陥の形成がみられるものの、レーザーアブレーション法による成膜よりも格段に膜質が向上したことが分かる。このW@Sinエピタキシャル層とSi基板の積層構造に対して、接合特性を評価したところ、エピタキシャル層は、0.3eVのギャップを持ちドナー準位深さ0.1eVの電子状態を持つことが判明した。この特性を用いると、n型Siに対する金属電極のショットキー障壁を低減でき、W電極の場合、障壁高さは0.32eVになることが判明した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
これまで、WSinエピタキシャル層は、Si基板上で数nmの膜厚でしか成長できず、革新的エレクトロニクス要素技術のための物性評価のボトルネックとなってきた、CVD法を用いることで、これを克服し、10nm程度までエピタキシャル層を増大することに成功した。これにより、物性評価のために必要な低抵抗な電極形成が可能になり、各種分光スペクトルのS/N比の向上が見られており、最終年度に向けて十分な準備ができていると考える。
|
| 今後の研究の推進方策 |
新たに反射スペクトルを用いたバンドギャップ変調の検出手法を用いることで、想定よりも容易に、電界や電荷注入による原子層シリサイドのバンドギャップ変調の実証が可能になった。計測用のサンプル試作には、産総研内の共用利用設備の試作サービスを利用するなど、効率的に最終年度の研究を遂行する。
|
| 次年度使用額が生じた理由 |
研究遂行上必要不可欠な、紫外・可視・近赤外分光光度計装置が不具合を起こし、修理点検作業を行い、加えてコンタクト特性評価用のSi基板にイオン注入を行う役務を追加する必要が出たため、計画変更を行った。計画変更に対応するため、旅費等を充当する調整の結果差異が生じた。
|
| 次年度使用額の使用計画 |
次年度予算で予定している消耗品の購入に充てる。
|
