研究課題
H２８年度では、これまで行ってきた SONY との共同研究をさらに発展させた。具体的には、MRPC の電極パッドに誘起されるシグナル電荷に対し、もっとも適切な伝送経路のデザインを行うため、（１）電磁界シミュレーション、（２）実機製作と実測、によって行なった。議論を簡単にするため、従来の多段６層 MRPC タイプではなく、最もシンプルな１段６層MRPCタイプに限定し、デザインの最適化を行った。最初に、SONY GM&O と共同で、実際の MRPC 検出器の電磁界シミュレーションを行った。その結果、基板上でのインピーダンス整合を取るため、基板設計に変更が加えられ、また初めて実グランドを配置するデザインが考案された。それを受けて、１０月より基板の設計、発注を行い、筑波大学にて実機を製作した。１２月、その実機を東北大学電子光理学研究センターの GeVガンマ施設に持ち込み、テストビーム実験を行なった。１月には、宇宙線による実測、またnetwork アナライザやTDR を使って MRPC 検出器(基板) 自体のインピーダンス、シグナルの透過成分の実測を行なった。その結果、今回実グランドを配置した MRPC （シングルエンドタイプ）において、初めてシグナルが観測された。時間分解能は 200 ピコ程度にとどまったが、その主な原因は前置増幅器におけるゲインの不足にあると考えられるため、ゲインを大きくすることで大幅は改善が見込まれる。さらに、MRPCのタイプを、１段からN段タイプのMRPC とした場合、時間分解能が、 1/√N でスケールすることが知られていることから、多段型での時間分解能向上が見込まれる。また、シグナルの透過やインピーダンス整合についても、デザインの変更によりほぼ予想通りの改善が見られた。今後は、これらが時間分解能にどのような影響を及ぼしているかを調べる予定である。
すべて 2017 その他
すべて 学会発表 (2件) 備考 (1件)
https://utkhii.px.tsukuba.ac.jp
