|
時間軸を用いた疑似三次元アーキテクチャ全体の構成を最適化し，FPGAや汎用セルライブラリを用いたフルカスタム集積回路設計を通して評価するとともに，将来的により複雑な汎用構成に対応するための方策など，実用化に対する課題を抽出した。
(1) 具体的な疑似三次元信号処理回路の検討：二次元画像処理回路を具体的な疑似三次元実装対象と設定し，基本ノードを複数アレイ状に配置した全体回路を設計し，回路規模や遅延時間解析を通して評価した。具体的には，近傍9画素の平均値を複数回計算する複数層2次元平均フィルター機能を実装評価した。Nangate 45nmセルライブラリを用いて設計し，静的タイミング解析により遅延時間を評価した。一時記憶要素からなる時間軸配線を介して，基本処理ノードの二次元アレイからなる単層処理回路を複数回駆動する疑似三次元信号処理により，単純に信号処理層をフィルター処理の回数分だけ二次元平面に並列配置した従来の一般的な並列処理構成よりも，高速に処理可能であることが実証された。
(2) 実用化に対する課題抽出：時間軸次元を用いた疑似三次元アーキテクチャの適用が適する信号処理アプリケーションの特徴を解析した。その結果，信号処理アーキテクチャが本質的に三次元以上の高次元トポロジーとなる処理が対象として適していることが明らかになった。通常は，高次元信号処理トポロジーを二次元集積回路平面にマッピングする際に必然的に信号配線が長距離化してしまう。時間軸配線を活用することにより，それを実質的に短距離化でき，信号伝搬遅延時間を短縮できるからである。一方，信号処理機能回路の処理時間自体は変わらず，むしろ処理機能可変機能の実装により増大するので，トレードオフの関係が存在し，疑似三次元アーキテクチャの適用には，個々の対象回路毎に信号処理トポロジーと基本ノードの機能の検討が重要であることが明らかになった。
|
