| 研究実績の概要 |
デジタルアナログ(Digital-to-Analog: DA)変換器/アナログデジタル(Analog-to-Digital: AD)変換器を整数論を用いて回路・レイアウト設計を行なうアルゴリズム/性能を向上させる方式をいくつか開発し, 理論解析・シミュレーションで効果を確認した。
(1) セグメント型DA変換器の線形性を向上させるために、単位電流源の大小関係を測定して魔法陣を用いた並び替えアルゴリズムを開発し、線形性を向上できることをシミュレーションで確認した。また、ラテン方陣を用いてDA変換器の単位電流源のレイアウトを行い、線形性を向上できることをシミュレーションで確認した。
(2) 逐次比較近似AD変換器でフィボナッチ数列（黄金比）重み付けの方式を引き続き検討し、比較器の判定誤りが耐性があることを定性的・定量的に解析した。またこのAD変換器内に用いる内部DA変換器をシンプルに実現できる構成を考案した。さらに回路内部での誤動作の際のAD変換器の全体への動作への耐性を定量的に理論解析し、フィボナッチ数列（黄金比）重み付け逐次比較近似AD変換器では耐性が強いことを示した。
(3) 逐次比較近似AD変換器で白銀比（1.4進）重み付けの方式を考案し、内部クロック周期を複数持つ場合6-18ビットの分解能で最高速な逐次比較AD変換ができることを理論およびシミュレーションで示した。
(4)黄金比重み付け逐次比較近似AD変換器と、黄金比探索アルゴリズムを用いた逐次比較近似AD変換器の構成が等価になることを示した。
これらの結果から、開発したAD/DA変換器回路・レイアウトのアルゴリズムは、現在産業界の関心が高く高信頼性・高速性が求められる車載応用AD/DA変換器へ応用できる可能性が開けた。
|
