| 研究実績の概要 |
LSIの微細化・高速化の恩恵を受けて，高機能で高性能なLSIを設計・製造できるようになる一方で，製造時の故障や出荷後のフィールドでのソフトエラー（放射線衝突等の影響による一時的なエラー） 等による信頼性低下が問題となっている．本研究では，今後の発展・実用化が期待される非同期式回路を対象に，高位合成の立場からそのフィールドでの信頼性を高めることを目指している．平成29年度は，高位合成の前提となるエラー検出・訂正機構について検討した．具体的には，従来の永久故障を対象にした過度な冗長性（単純なモジュールの2重化や3重化）ではなく，フィールドでの一時故障の発生頻度や多重度，継続時間に応じた低コストな（省面積な）エラー検出・訂正機構の検討をおこなった．非同期式回路の代表的な実現方式である「束データ方式」と「2線方式」を考察の対象とし，前者については同期式回路に対する従来の議論が流用できると考え，後者を中心に議論をおこなった．「2線方式」では，1ビットのデータを2本の信号線(0: (0, 1)，1: (1, 0))で表し，データの区切りを (0, 0) で表すため，原理的には非符号語 (1, 1) を検出する機構を設けることで，回路内の一時故障によるエラーを検出できる．よって，検出したエラーを省面積なエラー訂正機構で訂正できるようにするために，一時故障が一定期間後に消滅する性質に着目し，時間冗長性（計算の再実行）を利用したエラー訂正方式を考察した．
|
