| 研究課題/領域番号 |
15K15963
|
|---|
| 研究機関 | 石川工業高等専門学校 |
|---|
研究代表者 |
松本 剛史 石川工業高等専門学校, その他部局等, 准教授 (40536140)
|
|---|
| 研究期間 (年度) |
2015-04-01 – 2018-03-31
|
| キーワード | 回路検証・デバッグ / FPGA設計 |
|---|
| 研究実績の概要 |
Field Programmable Gate Array (FPGA)は製造後に回路の論理が変更可能な集積回路である。画像処理や科学計算のアプリケーションの中には、処理の一部をFPGA上で実行することにより高速化・低消費電力化が可能になるものもあり、FPGAが用いられるアプリケーションは増加している。一方で、FPGAの回路規模は急速に大規模化しており、これに伴って、回路合成や配置配線に要する時間も長期化している。この問題を解決するために、本研究では、仕様変更やバグ修正のためにFPGA回路の一部を変更する際に、FPGAが持つプログラム可能性を利用して、変更後の回路を効率的に得る手法の研究開発を目的としている。この回路変更において、FPGA内部のプログラム可能素子のみを変更し、素子間の接続を維持することによって、時間のかかる配置配線を行わずに回路変更を行うことを目的とする。平成28年度には、変更前のFPGA回路と変更後のFPGA回路の差分から、変更前の回路のどの部分の論理を変更すれば良いかを求める手法の研究を行った。変更部分における変更後の論理は既存研究によって求めることができるが、その際、変更部分の論理の入力として必要な変数の集合を求める必要がある。そこで、学習アルゴリズムを導入し、与えられた入力パタンから変更部分の論理の入力として必要な変数を求める手法を考案し、その評価を行った。この手法では、与えられた回路入力と、その入力に対する変更部分での期待値から、変更部分の論理式を推定するものであり、いくつかの論理例において、変更部分の論理の入力を正しく推定することができた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
前年度までの成果として得られた、変更前後のFPGA回路での差分に基づき、変更前の回路において変更部分を求める手法の研究を行った。その際、研究の中で、入力パタンの情報から学習アルゴリズムを通して、変更部分の入力変数を求める手法の考案に至り、その手法開発と評価を行った。これは当初計画になかったものである。この手法開発のため、当初計画にある一部は実施できなかったため、次年度に実施することにした。以上より、当初計画にない手法開発の実施を考慮すれば、おおむね順調に進展していると言える。
|
| 今後の研究の推進方策 |
本研究の最終的な目標は、回路設計に修正や変更が生じた場合にFPGA回路を差分に基づいて効率的に再合成することである。次年度は、この再合成の全体フローをプログラム化し、実設計を用いた評価を行う予定である。既に、変更前後の回路のLUTネットワーク抽出、LUTネットワークに基づく回路間の差分抽出、変更が必要な部分とその入力変数の導出、については手法開発は実施済みである。今年度は、これらの要素手法を合わせて全体フローを構築し、Opencores等から採取した実設計例題で評価を行う。
|
| 次年度使用額が生じた理由 |
平成28年度の研究において、FPGA回路における変更部分の論理入力を学習によって推定する手法の開発という、当初計画にない手法開発を行ったため、研究期間を1年延長しており、全体フローの構築・評価とその成果発表を平成29年度に実施するため。
|
| 次年度使用額の使用計画 |
理由欄で述べたように、平成29年度にFPGA回路変更の全体フローを構築・評価し、その成果発表のための旅費として使用する予定である。
|
