| 研究課題/領域番号 |
15K17669
|
|---|
| 研究機関 | 国立研究開発法人理化学研究所 |
|---|
研究代表者 |
高橋 智則 国立研究開発法人理化学研究所, 仁科加速器研究センター, 客員研究員 (80612134)
|
|---|
| 研究期間 (年度) |
2015-04-01 – 2017-03-31
|
| キーワード | 読み出し回路 / FPGA / 高時間分解能 / TDC / 高計数率 |
|---|
| 研究実績の概要 |
本研究では、J-PARC E16の電子同定用鉛ガラス電磁カロリメータの電荷情報を使ったトリガー読み出し回路についての性能を向上させるため、ベースライン再生回路、charge to time converter回路、FPGAを使ったhigh resolution TDCを試作し、これらを組み合わせて高計数率環境下でのデータ取得に対応した高速エレクトロニクスの開発を目指す。
今年度は、Xilinx Spartan6 FPGAを使ったhigh resolution TDCの開発を行った。
このTDCでは、FPGA内の加算用のcarry chainとD-FlipFlop arrayをそれぞれ遅延素子と各遅延素子の出力を保持する記録素子としてtapped delay lineを形成し、この遅延線上に測定対象となる入力信号を伝播させて、信号が何番目の遅延素子まで進んだかという情報を使う。遅延線上の信号到達位置を検出して2進数の位置情報に変換する回路、及びその位置情報を時間情報に変換するLook-Up-Table (LUT)をFPGA内に実装した。さらにFPGAの内部配線遅延のばらつきにより各遅延素子の遅延量は一定でなくなるためLook-Up-Tableの較正が必要となるが、その較正を自動化する回路として、FPGA内で生成したクロック信号を使う回路・外部信号を使う回路の2通りの回路をFPGAに実装した。このTDCの2チャンネルを使って、NIM信号入力に対してその時間差を測定して約20 psec (σ)の時間分解能を得た。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
当初の研究計画ではベースライン再生回路・charge to time converter回路といったアナログ回路部分を先に設計・テストする予定だったが、high resolution TDCの適用用途及び需要の多さを考慮し、順番を変えてFPGAによるhigh resolution TDCの実装技術の研究を先行させた。そのためアナログ回路の開発は進んでない。
|
| 今後の研究の推進方策 |
後回しにしたベースライン再生回路、charge to time converter回路の設計・評価を行う。
FPGA-based high resolution TDCについては、時間分解能の環境依存性(温度・電源電圧)の評価を行い、量産化する場合の要点をまとめる。さらに時間分解能を向上させるため、入力信号をFPGA内部で複製して複数回測定して精度を上げるテクニック(空間方向に信号を複製するmulti-chain measurements averaging TDCや時間方向に信号を複製するWave Union TDC)の実装技術の研究を行い、使用リソースと性能のバランスを調べる。また、Spartan6より高性能のFPGA(Kintex7など)で実装した場合の性能評価を行う。
|
| 次年度使用額が生じた理由 |
当初の計画にあったベースライン再生回路・charge to time converter回路と散ったアナログ回路部分の設計・評価に使用予定だった器材の購入を控えたため
|
| 次年度使用額の使用計画 |
ベースライン再生回路・charge to time converter回路といったアナログ回路部分に使うための電子部品類を購入する
|
