|
本研究では低損失・高機能な半導体デバイスをシリコン基板上に作製するための薄膜バッファー結晶成長技術を検討するとともに、埋もれた成長界面層を評価するための電気的測定手法について研究した。
分子線エピタキシー装置でSi(111)基板上に成長したInAs薄膜には、成長初期には面内圧縮ひずみが導入されており、ある程度成長させると面内引張ひずみに転じることが分かった。また、結晶成長界面のような埋もれた界面の評価手法として、光インピーダンス測定法およびポテンシャル掃引アドミタンス法を検討し、準位密度分布などを評価できることを示した。
|
