研究課題
ハードウェアアルゴリズムの性能評価に関して、以下の研究成果を得た。(1)前年度に提案したKaratsubaアルゴリズムに基づく新しいハードウェアアルゴリズムに基づく乗算器の詳細設計を行った。この乗算器は、従来の乗算器に比べ、配線は複雑であるが、素子数が少ない。現在、LSIを試作中である。(2)前年度に提案した冗長2進表現の絶対値計算を用いた新しいハードウェアアルゴリズムに基づく整数除算器を設計し、回路設計支援ソフトウェアを用いて論理合成と配置配線を行い、スタンダードセル方式のLSI上に実現した場合の計算時間および面積の評価を行った。市販の演算器IPライブラリ中の整数除算器に比べ、面積は大きくなるが、高速であることが明らかになった。(3)前年度に開始した、算術演算のための減算シフト型ハードウェアアルゴリズムの自動合成システムの開発を進めた。この自動合成システムでは、ハードウェアアルゴリズムの性能の見積もりを基に、アルゴリズム中のさまざまなパラメータを決定する。(4)暗号処理で用いられる乗算剰余算について、並列処理を可能にした新しいハードウェアアルゴリズムを開発した。このアルゴリズムでは、乗数を上位と下位に分け、それぞれについて独立に計算を行い、最後にそれぞれの結果を足し合わせることにより最終結果を得る。初めて乗算剰余算の並列計算を可能にしたものであり、上位と下位のそれぞれの計算には従来の種々の計算法を用いることができる。
すべて 2006 2005
すべて 雑誌論文 (5件) 産業財産権 (2件)
Proceedings of the 17th IEEE Symposium on Computer Arithmetic
ページ: 140-146
情報処理学会「DAシンポジウム2005」論文集
ページ: 213-236
Springer LNCS3659: Proceedings of 7th International Workshop on Cryptographic Hardware and Embedded Systems -CHES 2005
ページ: 201-210
電子情報通信学会技術研究報告 VLD2005-67
ページ: 37-42
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E88-A,12
ページ: 3610-3617
