研究課題
基盤研究(B)
次世代省電力マイクロプロセッサの実現に向けて、次の成果を得た。(1)ベースとなるマイクロプロセッサのサイクルレベルシミュレータを、チップマルチプロセッサ方式とクラスタ型スーパスカラ方式の2種類について作成し、基礎性能データを得た。(2)キャッシュの一部をオフにすることで電力消費を抑制する技術について提案し、シミュレーション評価によってその有効性を検証した。(3)投機的マルチスレッディングを行うアーキテクチャに関してコヒーレントキャッシュ方式を提案し、シミュレーション評価によってその有効性を検証した。(4)クラスタプロセッサにおけるステアリング方式について新しい方式を提案し、シミュレーション評価によってその有効性を検証した。(5)省電力バス方式を新たに提案し、評価してその有効性を示した(若手プレゼンテーション賞受賞)。(6)メモリ依存予測を利用したフォワーディング局所化手法を提案、評価した。さらに、省電力についてのコンパイラ支援、OS支援について検討を行い、基礎データを得た。これらについては、継続して平成17年度に新方式の提案・評価を行う
すべて 2005 2004
すべて 雑誌論文 (6件)
8th International Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA2005) Vol.1
情報処理学会論文誌コンピューティングシステム(ACS 7) Vol.45, No.SIG11
ページ: 119-132
International Symposium on Low-Power and High-Speed Chips (COOL Chips VII) Vol.1
ページ: 268-277
情報処理学会報告2004-ARC-159 Vol.200 4, No.80
ページ: 49-54
情報処理学会報告2004-ARC-159 Vol.2004, No.80
ページ: 163-168
情報処理学会報告2004-ARC-160 Vol.2004, No.123
ページ: 47-52