研究課題
基盤研究(B)
次世代省電力マイクロプロセッサの実現に向けて、次のような成果を得た(主な成果のみを記す)。ベースとなるマイクロプロセッサのサイクルレベルシミュレータを、チップ・マルチ・プロセッサ方式とクラスタ型スーパスカラ方式の2種類について作成した。次に、省電力要素技術として、システムレベルにおける低消費電力化技術の研究と、低消費電力のソフト・エラー対策の研究を行った。システムレベルにおける低消費電力化の要素技術として、(1)分岐予測器を利用したホット・パス検出器の開発、(2)Signatureに基づくプログラム・フェーズ検出の改良、(3)OSのサポートによるスレッドレベル並列の動的見積もり、(4)オンチップ・バスの直列化による電力削減、(5)チップ・マルチ・プロセッサの不均質キャッシュ共有などの研究を行い、それぞれ詳細レベルシミュレーションなどによって性能と省電力の両立が示され、これらの有効性が検証された。低消費電力のソフト・エラー対策として、(1)縦横パリティーを利用したキャッシュでのソフト・エラー対策、(2)連想メモリにおけるソフト・エラー対策、(3)ソフト・エラーとプロセスばらつきの対策などの研究を行い、それぞれCADによるデザインや詳細レベルシミュレーションによって、プロセッサの低消費電力化と高信頼化が両立する技術の確立に成功した。以上を総合して、次世代プロセッサにおける省電力化・高性能化の方法論を知見としてまとめあげることができた。
すべて 2007 2006 2005 2004
すべて 雑誌論文 (24件)
情報処理学会論文誌コンピューティングシステム(ACS 17) Vol.48,N0.SIG3
ページ: 59-74
IPSJ Transactions on ACS Vol.48, No.SIG3
情報処理学会論文誌コンピューティングシステム Vol.47,N0.SIG3
ページ: 1234-1241
情報処理学会論文誌コンピューティングシステム(ACS14) Vol.47,N0.SIG7
ページ: 43-51
情報処理学会論文誌コンピューティングシステム(ACS16) Vol.47,N0.SIG18
ページ: 44-54
IEEE International Symposium on Pacific Rim Dependable Computing PRDC 2006
ページ: 47-54
ページ: 165-172
IPSJ Transactions on ACS Vol.47, No.SIG3
IPSJ Transactions on ACS Vol.47, No.SIG7
IPSJ Transactions on ACS Vol.47, No.SIG18
Proc. IEEE International Symposium on Pacific Rim Dependable Computing
電子情報通信学会論文誌 Vol.J88-A, No.12
ページ: 1497-1505
情報処理学会誌 Vol.46,No.10
ページ: 1100-1103
ページ: 1104-1110
IEEE Symp. on Low-Power and High-Speed Chips VIII
ページ: 473-482
IEEE International Conference on Computer Design Vol.2005
ページ: 342-347
Journal of IEICE Vol.J88-A, No.12
ページ: 1495-1505
IPSJ Magazine Vol.46, No.10
情報処理学会論文誌コンピューティングシステム(ACS 7) Vol. 45, No. SIG11
ページ: 119-132
Int'l Symp. on Low-Power and High-Speed Chips Vol.1
ページ: 268-277
IPSJ Transactions on ACS Vol.45, No.SIG11
International Symposium on Low-Power and High-Speed Chips (COOL Chips VII) Vol.1
