研究課題
基盤研究(B)
本研究では、以下に示す様な結果を得た。モンテカルロシミュレータにより、コレクタ中電子の電子速度見積もりを行った。コレクタ厚100nmのヘテロ接合バイポーラトランジスタ(HBT)では、始めの40nmでは5x10^7cm/sと高速に走行するが、最後の20nm程度は2x10^7cm/s以下に速度が落ちてしまうことが明らかになった。ベース層厚25nmの時、見積もられた遮断周波数は630GHz程度であった。そこで、デバイス全域でバリステック走行が期待できる真性半導体を走行層とするホットエレクトロントランジスタ(HET)において、HBTと同じ注入構造であり高駆動能力を持つ熱放出ヘテロランチャによるエミッタを導入し、さらに絶縁ゲートを介して駆動しうることを明らかにした。コレクタ全域を7x107cm/s以上で走行し、動作電流密度を1000kA/cm^2以上に取った場合は、1THz以上の遮断周波数が推測された。幅0.1ミクロンの金属細線を埋め込んだHBTにおいてコレクタ総容量0.6fFという世界最小の容量を得た。この値が理論値である0.47fFと近いが、金属細線側面からの容量によりさらなる改善が望めないことも明らかになった。そこで、新たにベース電極下にSiO2細線を埋め込んだ構造を提案した。厚さ200nmの埋込SiO_2細線をもったHBT構造を作成し、平坦に埋め込められることを確認した。さらに、埋込SiO_2細線を持ったHBTを実際に作成し、埋込SiO_2細線を持った領域と持たない領域の直流特性の比較を行い、殆ど遜色の無い結果を得られることを確認した。さらに、デバイス全域でバリステック走行が期待できる真性半導体を走行層とするHETにおいて、コレクタアップ構造により熱放出ヘテロランチャと絶縁ゲートを持った素子を作成し、絶縁ゲートによるコレクタ電流駆動を実証した。
すべて 2007 2006 2005 2004
すべて 雑誌論文 (15件) 産業財産権 (3件)
J. Cryst, Growth 298
ページ: 867-870
Jpn. J. Appl. Phys. 46・9
ページ: L202-L204
Trans. IECE of Japan E90-C(掲載決定(6号))
J.Cryst, Growth 298
Jpn.J.Appl.Phys. 46・9
Trans.IECE of Japan
ページ: E90-C
Trans. IECE of Japan E89-C, 7
ページ: 972-978
Jpn. J. Appl. Phys. 45・35
ページ: L935-L937
Journal of Physics : Conference Series 38
ページ: 208-211
Trans.IECE of Japan E89-C, 7
Jpn.J.Appl.Phys. 45・35
Jpn. J. Appl. Phys. 44
ページ: 2936
Jpn.J.Appl.Phys. 44
Jpn. J. Appl. Phys. 43・6B
ページ: 3739
Jpn.J.Appl.Phys. 43・6B
