| 研究概要 |
暗号処理デバイスの実行時消費電力の時間変化から秘密鍵を解読する攻撃(電力差分解析、Differential Power Analysis, DPA)は,共有鍵を利用したセキュリティに対する大きな脅威となっている。一方ハードウェア設計においては,クロックを使用しない非同期方式がある。非同期式回路では処理時間が演算の種類やデータによって変化するため,暗号処理を実装した場合,暗号攻撃に対する耐性は高いと予想される。本研究は、鍵解読が困難な高性能低コストセキュリティ処理の実現と応用を目的として行なわれた。研究の成果は次のようにまとめられる。
1)DPA攻撃耐性評価手法の構築:安全な暗号回路を設計するには、設計工程の上流から下流に至る各段階で攻撃耐性が評価できる必要がある。上流ではアルゴリズムレベルでの高速な耐性評価シミュレーション手法を提案評価した。実装直前の最下流では、回路シミュレータを用いたシミュレーションが有効であることを示した。
2)オーバーヘッドの小さい高速低消費電力非同期式ハードウェアの設計:同期式データパスをそのまま用いることのできる束データ非同期回路において、ステージ遅延を効率よく生成する新しいハンドシェイクプロトコルを提案し、その実装を行った。評価実験により、従来法より消費電力の小さい、高速な回路が得られることを確かめた。
3)強力なDPA攻撃手法の提案とそれに対する防御:DESを例として、もっとも強力なDPAを行なうための参照位置、参照ビット数、および統計処理手法を示した。さらに、乱数入力をもつ暗号処理テーブル(RST)を提案した。RSTは、FPGAのマクロメモリを使った暗号処理に適用でき、応用面での価値が高い。RSTをデータパスとする束データ非同期回路は、高速性・低消費電力性・安全性のいずれの面でも向上が見込まれる。
4)セキュリティプロトコルの応用例VPN(Virtual Private Network)の性能評価:代表的なオープンソースVPNとして知られるOpenVPNに着目し、性能評価を行なった。その結果、ソフトウェア実装ではキャッシュがボトルネックとなり得ることが分かった。このような応用面では専用ハードウェアが有効であり、DPA耐性をもつ暗号処理ハードウェアにより安全性が増すと期待される。
本研究の成果および関連研究の成果は、雑誌論文29編(和文ジャーナル2編、英文ジャーナル4編、国際会議プロシーデングス5編、国内研究会報告等18編)で公表した。また、関連研究の成果に基づき特許1件を申請した。
|
