| 研究概要 |
一般に,論理回路の入力が事前に(一部でも)分かっていれば,論理回路量を削減し,動作速度を改善することができる.例えば乗算器の片側オペランドが定数ならば,不要な加算器を省略することにより論理回路量を削減可能である.このような技術は特殊化(specialization)または部分評価(partial evaluation)とよばれ,もともとソフトウェアの小型化・高速化のために検討されてきた.しかしハードウェアを特殊化するには入力毎に回路を生成する必要があるため,FPGAなどの再構成可能論理が実用化されるまで実際に適用されることはなかった.本研究の目的は,FPGAを利用したハードウェア特殊化を検討し,その可能性と利点を探ることである.
本年度は,部分グラフ同型判定問題専用回路の特殊化に関して,実機評価結果が論文誌に掲載された(IEICE Trans.ED, E87-D,2038-2047).2つのアルゴリズムについて評価した結果,回路特殊化により回路規模は40〜70%減少し,回路生成時間を含めてもソフトウェアに対して十数倍の高速化が可能であった.また,整数論の未解決問題である3x+1問題を検証する専用回路について研究し(IEEE TENCON 2004,D,387-390),この専用回路においても回路特殊化技術を適用すると良好な面積性能比を示すことを明らかにした(秋中・市川2005).さらにAES暗号とDES暗号に関して特殊化の効果を検証し,いずれに関しても一定の効果があることを確認した(後野・市川2005).
|
