|
本研究では、次世代のLSI間インターフェース回路に要求される1I/Oあたり10Gbpsを超える転送速度を実現するために、アナログ波形変調技術の導入による高帯域信号伝送技術の研究開発を行っている。具体的には、従来のハイレベルとローレベルの2値による伝送(デジタル伝送)から、電圧方向に信号レベルの多値化を行うことで、一本の信号線で送れる情報量を等価的に増やす。これにより信号線1本あたりのデータレートを高め、伝送路の持つ帯域を越える伝送速度を実現するものである。これらの技術は、モデムやADSL、イーサネット等、Mbpsクラスで比較的長距離の伝送路では、既に一般的な技術となっているが、LSI間通信のような、Gbpsを超えるような超高速で、かつ数十cmという短距離の伝送にも、ついに導入する必要性が高まってきたと考えられる。
H16年度は、まず、多値伝送の基本回路方式を検討した。基本回路の検討にあたっては、VDEC0.35umCMOSでの試作を前提として、回路シミュレーションを行った。回路方式としては、高速シリアル通信技術をベースとし、ある程度のばらつきやタイミングずれを許容できる回路構成となるように多値I/O回路を設計した。また、LSI内部には、高速な内部動作の成否を確認するための、測定補助回路が必要になる。その方式についても検討を行った。その基本回路方式の検討結果に基づき、VDEC0.35umCMOS設計ルールを用いて、LSI回路を設計した。送信回路、受信回路、テスト用回路の3種類のチップを回路設計し、レイアウト設計を行った。今後、寄生容量等の再抽出を行い、実際のチップの性能予測を行う。設計検討結果の状況を、電子情報通信学会ソサエティ大会へ投稿・発表した。
|
