研究課題
システムLSIの課題の一つである消費電力危機に対して、システムLSIに集積されたリコンフィギャラブルロジックを利用した消費電力削減方式の確立を目的とし、研究期間内に消費電力削減方式の提案、およびシミュレーションによる評価を行うべく,以下のような計画で研究を進めた.(1)パフォーマンス-パワー・トレードオフ制御方式の検討オリジナルの回路をプロファイルにしたがって部分回路に分割し、入力データによって回路を切り替える方式を提案した。さらにそれを発展させ、逆に電力をかけても性能を向上する方向の改善方式を検討した。すなわち、パフォーマンス-パワー・トレードオフを回路の書き換えによって制御する方式について検討した。(2)各種ツールの開発回路から入力データと活性化回路部分との関係情報の収集および分析を行うプロファイリングツール、および複数のコンテキストに分割する回路分割生成ツールの開発を行った。また、既存の動的消費電力見積りツールに改良を施し、実用的な回路の評価を行う環境を整備した。(3)アプリケーションによる評価実用的な回路を用いて、回路から入力データと活性化回路部分との関係情報の収集および分析を行った。また、プロファイリング結果に基づきこれらの制御対象が変更可能な回路分割生成ツールおよび動的消費電力見積りツールを用いて低消費エネルギ化の効果を評価した。
すべて 2006 2005
すべて 雑誌論文 (5件)
信学技法 VLD2005-100, CPSY2005-56, RECONF2005-89(2006-1) 105・42
ページ: 19-24
Fourteenth ACM/SIGDA International Symposium on Field-Programmable Gate Arrays(FPGA2006)
ページ: 229
第13回FPGA/PLD Design Conference ユーザプレゼンテーション論文集
ページ: 9-16
Proc. of The 20th Commemorative International Technical Conference on Circuits/Systems, Computers and Communications(ITC-CSCC2005) 2
ページ: 563-564
信学技法RECONF2005-44(2005-9) 105・288