|
ナノメータSOIデバイスの開発には、SIMOX基板の結晶品質がキーポイントとなるため、前年度にSOIの結晶品質とSOI膜厚との関連性を調べた。その結果、20nmnのSOI膜厚があれば、その表面に形成するデバイスの特性が良好になることを明らかにした。
平成17年度は、この研究成果をベースに、新しいSOIデバイスの研究に着手した。有望なナノメータSOIデバイスとして、歪SiGeを埋め込みチャネルとして用いたP型のMOSFET構造をとりあげた。SiGeのホール移動度はSiよりも大きいため、pMOSFETを高速化できるので、CMOS素子のサイズの縮減が図れること、また、SOI構造にすることによって低消費電力化が可能となること、などの長所を有する。そこで、このデバイス構造をさらに発展させて、歪SiGeの3重量子井戸をチャネルに用いたSOIデバイス構造を検討した。比較標準素子としては、先に挙げた歪SiGe層を埋め込みチャネルとして用いた従来のデバイス構造のP型MOSFETとした。
現在、SOI膜厚20nm上に試作したデバイスのI-V電気的測定を行い、サブスレッショルド特性やトランジスタ特性を調べているが、従来の単一層のSiGeチャネル構造に比べ、2倍程度特性を改善できる見通しが立っている。今後の課題は、研究のキーポイントであるチャネルの量子井戸構造と、デバイス特性の相関性を把握して行くことである。上記の研究成果については、平成18年度のSiGeデバイスを中心課題とした国際会議(ECSのSiGeシンポジウム)で発表する予定である。
|
