研究課題
超大規模集積回路の基本素子の一つである、PMOSFETの高速化・低電力化を目的として、SiGeを能動領域に用いた埋め込みチャネル型のSOI素子の研究を進めてきた。これまで、SOI基板の酸化膜層とシリコン層との界面に発生した結晶欠陥の影響を受けないSOIの最小膜厚を明らかにし、気層成長を用いて高品質のチャネルの領域の形成技術を確立した。当年度は、SiGeの3重量子井戸でチャネル領域を構成する方法に重点を置き、その構成条件とキャリアの移動度との関連性を調べ、素子の高速化に関するパラメータについての情報を得ることができた。以下に、その成果を列挙した。1.SiGeを用いた単一量子井戸構造及び3重量子井戸構造の埋め込みチャネル型MOSFETにおいて、完全空乏型のSOI素子(SOI膜厚303nm)と部分空乏型のSOI素子(SOI膜厚40nm)のホール移動度を測定した結果、移動度は素子のSOI膜厚にほとんど依存しないことが明らかとなった。2.単一量子井戸構造の埋め込みチャネル型MOSFETのホール移動度に比べ、3重量子井戸構造の埋め込みチャネル型MOSFETはホール移動度を50%増大させることが分かった。この理由は、3重量子井戸構造にすることにより、埋め込みチャネル領域で捕捉できるホール数が増加し、高速のチャネルでホールを移送できたことにある。3.3重量子井戸構造の埋め込みチャネル型MOSFETのホール移動度は、量子井戸のバリヤ層の厚さに依存することが分かった。つまり、バリヤ層を薄層にすることにより、量子井戸層の基底エネルギー準位を下げることができ、量子井戸層とバリヤ層の両層で補足できるホール数が増大することが、実験及び理論により明らかにすることができた。上記の結果により、当研究で提案した素子構造を用いて、大規模集積回路の基本素子の一つであるPMOSFETの論理動作の高速化を実現する指針を示すことができた。
すべて 2007 2006
すべて 雑誌論文 (2件)
Semiconductor Technology 2007・1
ページ: 15-22
SiGe and Ge : Materials, Processing, and Devices 3・7
ページ: 973-979
