| 研究概要 |
MTJ素子抵抗がばらついても十分なマージンをもってセンスできる、セルフリフェレンスリード手法を前年度提案したが、この手法では読み出し終了まで4サイクルが必要で、なおかつ、1サイクルの時間が長く、高速動作に適していないという問題があった。
本年度はこうした問題を補うことができるパイプライン型セルフリファレンスリード方式を新たに提案した。
1)パイプライン型セルフリファレンスリード方式では、1サイクルが長いという問題に対しコラムゲート手法とPGS (Proportional Gain Stage)とVTCを使って改善した。また、4サイクルが必要という問題に対して、RMW (Read Modify Write)とPipe-lined手法を使って改善した。
その結果、パイプライン手法とRMW手法を追加することによって、サイクル数を4サイクルから2サイクルに縮めて動作速度を早くした。また、メモリセルに流れる小さい電流に対しても早く反応できるVTCとメモリセル電流を増幅させるColumn gate方法やPGSを使うことによってリード動作を早くしたので、1.2Vで75MHzを達成している。Self-referenceセンス手法により、メモリセルのMTJ素子の50%程度抵抗バラツキに対して耐えられるようになった。
2)また、従来型MRAMメモリセルにおいて読み出し/書き込みで共用していたビット線を分離し,読み出し用/書き込み用の電流経路を独立にさせることによるデュアルポート化を検討した.セルレイアウトを行った結果,1セル当りの面積として1.23μm2(=1.14×1.08)を達成した.ビット線の分割よって増えたセル面積はシングルポートMRAMの0.81μm2(=1.14×0.72)と比較して1.52倍になった
|
