| 研究概要 |
本年度は,チップ内データ転送を高速化するために必要な多値回路技術の高性能化を行った.現在の半導体チップは,動作周波数の向上による高速演算も重要であるが,高密度化による消費電力増大の問題の解決も必須である.そのため,ダイナミック動作に基づく多値差動ロジックを提案し,その評価を行った.この手法は2つあり,(1)電流源を動的に制御し無駄電力を低減させる方法,および(2)差動ロジック自身がダイナミック動作し,電流パスをカットし低電力化を達成する方法がある.
まず,(1)について,54ビット乗算器に活用したところ,従来2値CMOS回路に比較して演算速度を保つよりむしろ1.3倍の高速化を達成しつつも,消費電力を約75%削減できた.(2)について,Signed-Digit数全加算器に活用したところ,従来2値CMOS回路に比較して演算速度を同等に保ったまま,60%以上の消費電力削減に成功した.
また,回路の信頼性について多値回路技術においては,2値回路に比較してノイズマージンが小さいといった性質があり,さらに近年の微細化に伴いシグナル・インテグリティ問題が顕著化し,特に隣接配線のクロストークノイズによる誤動作が問題となっている.そこで差動対回路を2個相補動作させさらに差動シュミット・トリガ回路を並列に動作させることにより,パルス状の同相ノイズが印加されても,ほぼそのノイズを除去できる回路技術を提案した.これにより,データ転送時に発生が予想されるクロストークノイズ問題を解決できるものと考えている.
従来までの多値回路の研究では,記憶動作はダイナミック形であり,パイプライン等に向いていた.しかしながら,静的な記憶要素であるスタティックラッチやフリップフロップ等の実現は困難であった.ここで,ダイナミック差動ロジックとインバータループを組み合せることで,高速かつ低消費電力な4値フリップフロップの構成に成功した.この成果により,多値順序回路を形成可能となり,マイクロプロセッサをはじめとする汎用ディジタルLSIの構成ができる.すなわちチップ内データ転送のデータパス部が構成可能となり,多値高速転送が可能となる.
|
