|
将来のモバイル/ユビキタス・コンピューティング社会を実現するためには、携帯端末で使用されるシステムLSIの消費電力を低減することが必要不可欠である。システムLSIの消費電力のうち50%以上がメモリにより消費されていることを踏まえ、本研究ではメモリの消費電力を最小化することを目的として、ハードウェア(アーキテクチャ)技術とソフトウェア(コンパイラ)技術の両面から研究を行っている。メモリの電力は主として、メモリセル、ビットライン、ワードライン、及び、入出力バスで消費されるが、これらのうち、本研究では入出力バスとメモリセルに焦点を当てている。デバイスや回路技術の進歩に頼らず、アーキテクチャ上の工夫とコンパイラの最適化処理との協調により、バスとメモリセルの消費電力を1/10以下に削減することを目標としている。
平成16年度は、トランザクション当たりのスイッチング頻度を削減するバスの符号化とコンパイラ技術について研究を行った。プロセッサと命令メモリ間のアドレスバスを対象とした。なお、プロセッサとデータメモリ間のバスに関しては平成15年度に研究済みである。
提案手法は、命令メモリは逐次的にアクセスされることが多いという性質を利用して、アドレスバスを符号化する。また、命令メモリに対するアクセスが更に逐次化するように、コンパイラが最適化を行う。この2つの技術により、バスのスイッチング頻度が85%削減されることを実験により示した。消費電力の削減効果を更に高めるためには、メモリのアクセスパタンの偏りを有効に利用する必要がある。そこで、平成16年度には、アクセスパタンを採取するためのシミュレータの開発も行った。
|
