|
将来のモバイル/ユビキタス・コンピューティング社会を実現するためには、携帯端末で使用されるシステムLSIの消費電力を低減することが必要不可欠である。システムLSIの消費電力のうち50%以上がメモリにより消費されていることを踏まえ、本研究ではメモリの消費電力を最小化することを目的として、ハードウェア(アーキテクチャ)技術とソフトウェア(コンパイラ)技術の両面から研究を行っている。メモリの電力は主として、メモリセル、ビットライン、ワードライン、及び、入出力バスで消費されるが、これらのうち、本研究では入出力バスとメモリセルに焦点を当てている。デバイスや回路技術の進歩に頼らず、アーキテクチャ上の工夫とコンパイラの最適化処理との協調により、バスとメモリセルの消費電力を1/10以下に削減することを目標としている。
平成17年度は、キャッシュメモリの消費電力を提言するコンパイラ技術について研究を行った。ウェイ予測機構を有した低消費電力キャッシュを対象として、その消費電力が更に提言するように、プログラムの主記憶上の配置を最適化する。ウェイ予測とコンパイラ最適化を併用することにより、キャッシュの消費電力を最大95%程度削減することができた。
また、低消費電力化を目的としたソフトウェア技術全般について調査・整理を行った。
|
