| 研究概要 |
1990年代初めから機能を書き換え可能なハードウェア(FPGA, CPLDなど)を用いて問題を解く「リコンフィギャラブルコンピューティングが従来のノイマン型の計算方式を打破する計算手法として注目され活発に研究されている。本研究では、その可能性を追求するために、新しいアーキテクチャ、設計手法、利用方法など様々な面について新しい知見を得ることを目指している。今年度はこれらに関して、以下のような研究を進めた。
1 配線リソースを考慮した再構成可能1ビットプロセッサアレイ
再構成可能ハードウェアの配線面積を減らすことを目標として、ビットシリアルのプロセッサエレメントを配列上にした再構成可能アーキテクチャを提案した。提案したアーキテクチャは、省配線領域であるが柔軟な配線構造、プロセッサエレメント数の拡張が容易であるという特徴を持っている。他の手法より少ないチップ面積でDCT演算器をマッピングできることを確認した。
2 例外処理を効率的に検出する動的再構成可能計算機アーキテクチャ
多くの条件を同時に判定する例外処理を効率的に処理するためのマルチコンテキスト型の粗粒度再構成可能アーキテクチャを提案した。提案したアーキテクチャは、条件により動的にハードウェアを再構成して同時に多くの条件をハードウェアで判定可能なためCPUによる方法よりも高速である。
3 問題の解法中に状況が変化する計算パラダイムの追及
問題の解法中に状況が変化する計算パラダイムが動的再構成可能アーキテクチャの適しているアプリケーションの一つと考えられる。今年度は、Partially Solving Method (PSM)と呼ばれる連立方程式の高速な解法が、この手法の特徴である「お互いに依存関係のない部分問題として分解でき、それらは動的に決定される」という性質を持つことがわかった。今後は、さらに検討を進めて、PSMを解くための再構成可能なアーキテクチャを検討する。
|
